02-14 22:52 台湾成功大学 数字IC前端设计 发布于北京
关注
2025 Day 12 【Verilog进阶挑战-02时序逻辑】
完成项目：
Day 12完成: LV37 时钟分频（偶数）
Day 12学习: 时钟分频（偶数）的三种实现方式: (1)3个时钟分别用counter产生(且需要使用组合逻辑判断counter值)、(2)使用clk_in产生clk_div2，再用clk_div2产生clk_div4、用clk_div4产生clk_div8、(3)直接用3-bit counter的bit 0、1、2分别用于对clk_div2、clk_div4、clk_div3进行反相
(方法(1)area最大且多的组合逻辑会造成delay使clock不稳定、方法(2)可确定三者同源且PPA最好、方法(3)较方法(1)更好)
Day 12完成: LV37 时钟分频（偶数）
Day 12学习: 时钟分频（偶数）的三种实现方式: (1)3个时钟分别用counter产生(且需要使用组合逻辑判断counter值)、(2)使用clk_in产生clk_div2，再用clk_div2产生clk_div4、用clk_div4产生clk_div8、(3)直接用3-bit counter的bit 0、1、2分别用于对clk_div2、clk_div4、clk_div3进行反相
(方法(1)area最大且多的组合逻辑会造成delay使clock不稳定、方法(2)可确定三者同源且PPA最好、方法(3)较方法(1)更好)
2025-02-14
在牛客打卡14天，今天学习：刷题 1 道/代码提交 4 次
全部评论
相关推荐
） 不愿透露姓名的神秘牛友
07-07 13:35
HellowordX：Ai的出现是解放劳动力的，不是用来破坏公平竞争环境的，这样下去，轻则取消所有线上面试，严重了会影响整个行业对所有人产生影响，企业会拉高入职考核各种离谱考核会层出不穷 点赞 评论 收藏
分享