我是独立硬件工程师，专注FPGA/Verilog RTL设计与仿真验证。可承接范围：BiSS-C / SPI / AXI等协议RTL实现EDA仿真验证（Icarus Verilog / ModelSim）时序分析、波形报告输出ZYNQ平台逻辑设计已完成项目：BiSS-C 2000Hz编码器解析，500us精准采集，仿真验证通过。远程交付，有GitHub案例可查看。接单请私信。本人是一名深耕集成电路架构与验证的独立研究员，专注于3D堆叠硬件安全架构及物理层逻辑锁定技术。精通 Verilog HDL 语言，拥有丰富的 RTL 级电路设计、功能仿真及验证经验。熟练使用 Icarus Verilog 12.0 与 EDA Playground 等主流工具进行全流程验证，曾实现多层堆叠结构下逻辑锁 100% 的测试用例通过率。项目名称：FanChaKou（反插口）芯片设计功能仿真验证突破​该项目是我近期独立完成的“0到1”技术里程碑。项目核心在于构建一套高可靠性的硬件安全逻辑锁定机制，通过三层堆叠架构实现物理层的权限控制。在实施过程中，我独立完成了全套 RTL 代码编写与功能仿真，利用 Icarus Verilog 成功通过了 35 个关键测试用例。该项目不仅论证了物理逻辑锁在 3D 芯片中的可行性，其架构标准已在 GitHub 维护并具备极高的商业投资与技术落地价值。

网友提问：yt哥，我本科通信中上9，考研25/26两次清华复试都因为各种原因被刷了，目前准备找工作观望观望，可能找个简单点的三战。现在在准备 cpp 的基础想找个相关岗位，研究生做 ai infra 方向。目前春招投了仅有的几个收往届的公司还在走流程，但是够呛我的基础挺差的二战后很多都忘了。 想问的是1.如果春招寄了，走 od 过渡还是直接干教培挣快钱再去考研   2.关于我想做方向的后续规划，还有自己慢慢发展以后还有社招进大厂的可能吗Yt回复：一、先看背景本科：中上985（武大、华科、厦大、中山这一档）考研经历：一战二战清华，复试被刷（笔试分应该够高，问题出在复试）技术方向：准备C++，研究...

没工作的时候，焦虑是悬在头顶的，每天投简历、等面试，担心春招结束没着落，是对未来的不确定感在消耗自己。但烂工作，是实打实的内耗：比如嵌入式岗让你做杂活、技术氛围差、面试官不专业，每天上班都在煎熬，还会耽误你提升技术、找更好的机会。嵌入式方向来说，技术是立身之本，烂工作会磨掉你的技术热情和竞争力，远比没工作更可怕。宁愿暂时没工作，也别为了兜底随便进烂公司，耽误自己的职业发展。

1、vue3中的router2、路由守卫3、路由守卫和登录校验怎么结合的4、sse具体是怎么实现的以及优化的指标是如何量化的5、封装通用组建的时候需要注意什么6、说一个你实习中觉得比较好的功能实现7、视频上传中断的怎么办8、大文件上传怎么实现9、首屏渲染优化是怎么实现的10、浏览器输入url到渲染出页面的过程11、html解析可以做那些优化12、defer/async的区别13、如果需要加载一个非常大的js库应该怎么办14、骨架屏是怎么做的15、vue3的响应式原理16、watch和watchEffect的区别17、vite的优点18、用过哪些vute的插件19、unplugin-auto-i...