在拜读了以上前辈们的经验后，我们首要的就是将他们文章中所提到的一些基础知识融会贯通，我们需要复习的主要的课本有数电，Verilog相关书籍，以下简单列举部分： Verilog语法，时序逻辑组合逻辑，亚稳态概念与如何预防，可综合不可综合，触发器的组成，setup和hold time，毛刺消除，竞争冒险以及如何消除，Fsm（moore，mealy），FIFO（尤其是异步）概念及其最小深度计算，跨时钟域处理信号（打两拍，异步FIFO，握手信号），串并变换，乒乓buffer，流水线（pipeline），奇数偶数小数分频（用一个计数器怎么写？），FPGA的内部结构，时序约束，时序问题处理（setup问题，hold time问题及其工程中的处理方法），静态时序分析，饮料机，边沿检测电路的Verilog实现，如何提高电路的工作频率等等。。。整个秋招中问的比较多的已加粗。这些基本的知识点都要掌握。 这是网上的面试经验，准确吗？