数字IC后端设计工程师面试真题·5（含参考答案）
-
.什么是clock skew？如何计算的？
在CTS中，由于时钟到每个寄存器的路径延迟不一样，造成信号到达 clock pin 的时间也不一样，寄存器也不会同时翻转。 Skew 的定义就是最长路径 延迟减去最短路径延迟的值。
-
什么是crosstalk? 为什么会产生crosstalk? 会带来什么后果？
Crosstalk就是串扰。 当两条或两条以上的net在物理上相隔较近时，他们之间会 因为耦合电容而产生相互之间的信号干扰。这种干扰在最终会带来两种结果： 改变delay或者产生glitch。
-
什么是天线效应(antenna effect)? 说几种你知道的修复方法？
电荷积累，在我们芯片里，一条条长的金属线或者多晶硅(polysilicon)等导 体，就象是一根根天线，当有游离的电荷时，这些“天线”便会将它们收集 起来，天线越长，收集的电荷也就越多，当电荷足够多时，就会放电。 如何修复？ 跳层，加Diode(二极管)，size up
-
GBA和PBA分析timing有什么区别？
不同的路径分析模式。GBA：Graph Based Analysis mode 当我们使用GBA分析模式时，工具会保存每个cell的worst和best slew。在 计算setup slack时，统一的采用worst的input slew去计算每个cell的 output slew；在计算hold slack时，统一的采用best的input slew 去计算每个cell的output slew ◼PBA：Path Based Analysis Mode ◼和GBA模式相比，PBA要更加乐观，因为它会计算具体哪些路径 哪些是实际的路径。
-
我们在修复hold violation时，buffer应该加在什么位置？
正常情况下，加在endpoint前面，但是也要根据path的setup margin做调整。
-
修复timing violation时，首先应该关注什么，有哪些需要注意的点？
应该关注path的margin情况，cell可以放置的位置。
-
calibre里面检查drc和PR工具里面的drc有什么区别？
PR工具： 金属层连线drc Calibre： signoff工具，通常需要加gds merge起来，检查的是base layer 和金属层的drc。
-
什么是LVS？出现LVS violation时应该怎么办？
LVS: Layout Versus Schematic 版图与电路原理图一致性检查。 看log，report信息，有没有ERROR。然后分析一下是什么类型的错误，确 定电源和地有没有短路。
-
说一下检查LVS的具体流程？
Merge网表=> Merge GDS => Run LVS
-
说一下Calibre检查drc的具体流程？
-
为什么芯片需要在多个view下signoff?
因为芯片会工作在不同的条件下，比如高温，低温，以及不同的工作模式。
-
low vt cell和high vt cell有什么区别，各有什么优缺点？
low vt cell速度快， 功耗大 high vt cell速度慢，功耗小。
-
LEF和GDSII有什么区别？
LEF描述的是布局布线的规则库文件 GDSII描述的是具体的版图信息，用于foundary生产芯片用。😎 更多IC岗笔面真题资源会陆续分享给大家的！整理不易！点个👍
