ZEKU提前批 数字ic设计 一面面经 base西安
以下共45min
自我介绍
1.项目介绍(FPGA项目)
2.项目芯片选型是自己做的还是老师做的？（学生提算法要求，老师选型）
2.你对DDR3有什么了解？（寻址方式，pefetch，时钟频率关系，后来知道面试官是做DDR方向的）
3.项目中跨时钟域怎么处理的(快到慢单比特T触发器扩展)
4.项目中低功耗怎么考虑（部分门控，优化编码）
5.项目中时序怎么收敛（一般都是setup time violation，拆分组合逻辑流水，寄存器配平）
时钟约束（create_clock约束了占空比 io 周期）
FPGA中基本单元？（回答了slice ，可编程io ，内嵌ram，dsp，布线资源，pll，slice中有dff和lut）lut是什么？(ram)
为什么FPGA最多几百兆？asic能上G（我的回答是FPGA器件摆放固定，布局布线算法有上限，面试官说asic逻辑直接由晶体管搭建，加法器就是加法器，乘法器就是我们知道的乘法器，但fpga实现要靠LUT，以及一些选择开关的电路，延迟大，FPGA最小单元是LUT+FF，asic最小单元是nmos pmos 电容）
6.asic中低功耗（静态：漏电流引起，电源门控，用高阈值晶体管，动态：短路加翻转，多电压技术，时钟门控，优化编码，比如格雷码，if else 无优先级用case），面试官说他们还常用调频调压。低电压阈值晶体管叫什么（LVT）
7.问你一个你不会的，如果要调频，先调电压还是先调频，（思考了一下，说电压，这个不会）后来复盘了下，我的理解是，电压决定频率上限，所以先调电压应该没错，有懂哥赐教下
8.除了你的跨时钟域处理，你还知道哪些？(单比特，慢到快打两拍，快到慢握手，多比特异步FIFO，DMUX)老生常谈
9.考察code，128bit输入信号中1的个数（always* for）思路简单，当时感觉这样写是软件思维了，面试官说就这么写，综合出来加法链。
10.反问？西安做什么方向(接口，ip,soc中部分)
团队多少人？（150，今年扩到200多）
互相感谢。
查看12道真题和解析
投递完美世界等公司6个岗位 >