蔚来芯片验证

1、怎么实现子字并行乘法器，最后实现的面积怎么样2、介绍一下IEEE754的几种舍入模式3、介绍一下denormal数以及qnan及snan4、超越函数的计算中，具体怎么实现的（本人项目实现的目标是err小于1个ulp），考虑过怎么实现0.5个ulp吗？验证：1、vip用的什么2、项目中apb接口几个寄存器的属性。3、有遇到什么找了很久的bug吗中端：主要问dc相关1、做了哪些约束2、clock的uncertainty是什么

图文的hc没了，笑转到语音合成这边介绍了项目，越往后说面试官脸色越沉重让我做题，我直接说要是不匹配就别做了他问做语音愿意不，我说可以，他又笑了，他说做的还是很深入，但是可能我更想做图文的最后面试官的表情嘴角很奇怪的上扬，让人不爽要是觉得不匹配，看完简历直接挂不就好了吗，悲

比较专业。 1、项目FPGA选型，如何衡量资源大小？说实话我也就预估一下RAM和时钟资源和IP使用，根据接口信号估一下必要的寄存器，要预估FF和LUT真的是可以做到的吗2、所用RAM类型，大小，深度及其设置的原因？如果是ASIC会如何设置，有什么不同？3、解帧，组帧的数据流，输入输出。4、数据收发的延迟周期数？5、每次传输的数据量大小？能匹配RAM大小吗？6、关于仿真，激励怎么写的，用的什么工具？验证完备吗？验证用了多久？7、频率和位宽？实际带宽能到多少？怎么测出来的？8、有时序违例吗？CRC校验位数？CRC校验对时序的影响？9、接收有做缓存吗？处理时间够吗？考虑过反压吗？10、DC工艺库？哪些输入文件？功耗分析，有哪些组成？面积分析，时序和组合部分分别是多少？11、做了哪些约束？uncertainty设置的依据？set up和hold分别是多少？12、综合的步骤？13、反问

思特威——面经timeline岗：数字ic目前进度：正式offer除了迪✌🏻的唯一一个offer😭感谢老思。秋招期间在牛客看了很多面经贴，快成老家了，发个面经贴攒攒人品。笔试：8.23常见八股加一道智力题，原来貌似倒计时一个小时但是计时结束也不会强制提交，现在同门反馈是会强制提交了。一面：技术面 9.5 30min总体来说氛围比较轻松，结合项目询问低功耗处理方法和异步处理方法，让讲了个异步fifo，会询问代码量之类的。二面：部门主管面 9.21 30-40min探讨了我项目中所负责的模块的实际应用场景（可能相比起技术细节会更偏向于对IP应用的思考）我的项目多是数模结合的模块，因此也追问了数...