中芯国际 数字电路设计工程师 HR面

一、针对个人项目与实践经历展开提问 二、八股：C/C++相关： 全局变量与局部变量的区别及其存储位置； static关键字的作用； 如何通过类静态函数修改某个对象的成员变量； volatile关键字的作用与适用场景； 数组指针与指针数组的区别； 内存对齐的概念及设置方法（如使用#pragma pack） 三、单片机相关： MCU从上电到执行main函数的过程； 查询与中断方式的区别及各自的优缺点； 中断频繁触发可能的原因； 串口通信的参数设置； 串口停止位的作用； SPI的连线方式及各线路功能，与IIC的对比； 如何确保串口接收数据时不丢帧（串口数据读取的常规流程） 四、操作系统相关： “裸机...

芯恩pie 19*14 公积金7%长江存储tdpe 18*14.4 公积金8%

各位大佬 能帮忙看看指点下简历吗 9月中旬开始投 目前0offer。。。。。校招宣讲会 大型招聘会 网申 投递后基本都沉了 没沉的发一堆测评 做完之后又没消息了 进面的寥寥无几好无奈啊。。。。现在已经十一月 秋招都快结束了。。。。导师不懂cv nlp llm这些 不让发顶会 也不让实习 但是会一直催你写论文 没论文没实习的孩子太难了。。。

比较专业。 1、项目FPGA选型，如何衡量资源大小？说实话我也就预估一下RAM和时钟资源和IP使用，根据接口信号估一下必要的寄存器，要预估FF和LUT真的是可以做到的吗2、所用RAM类型，大小，深度及其设置的原因？如果是ASIC会如何设置，有什么不同？3、解帧，组帧的数据流，输入输出。4、数据收发的延迟周期数？5、每次传输的数据量大小？能匹配RAM大小吗？6、关于仿真，激励怎么写的，用的什么工具？验证完备吗？验证用了多久？7、频率和位宽？实际带宽能到多少？怎么测出来的？8、有时序违例吗？CRC校验位数？CRC校验对时序的影响？9、接收有做缓存吗？处理时间够吗？考虑过反压吗？10、DC工艺库？哪些输入文件？功耗分析，有哪些组成？面积分析，时序和组合部分分别是多少？11、做了哪些约束？uncertainty设置的依据？set up和hold分别是多少？12、综合的步骤？13、反问