深圳紫光同创芯片研发岗电话一面

联想逻辑一面分到验证岗1.问用过sv和UVM吗2.sv语法：队列和动态数组3.问了几种fork join的流程类型4.问项目，问怎么做的根据项目问AHB的信号，问AXI的信号，问乱序交织outstanding,经典八股，问项目里用了吗，咋用的5.FIFO的反压6.项目里算法部分怎么做的好几个没答上来，也没给反问的机会。

9.2早上九点电话面，时长44分钟主要就是对我实习设计的模块进行详细提问，其中功能如何实现的，模块频率是多少。然后就是问了我的钩子问题。问有没有用过vc static，有没有写过sdc。八股：setup hold的概念，违例怎么解决然后是一些流程式问题：你如果有一个很高的目标取得成功了，你觉得归功于什么？你设计完模块后来有没有自己再复盘过，有没有什么改进的点？你自我提升自我进步的方式是怎样？你遇到过的最大的挫折是什么，怎么应对的？评价一下实习公司的优缺点，说三点你认为自己最有优势的地方然后是面试官介绍自己公司的业务，这几年流片情况用的工艺等等。反问：公司培养流程，面试表现如何（说挺不错的，等hr面期待oc

聊项目主包全是FPGA项目，面试官突然不知道问啥了。先问了会毕设题目之类的。然后开始上八股流水线设计经典跨时钟处理，异步FIFO设计异步FIFO需要哪些约束功耗组成，优化方法然后开始上强度反相器的内部组成pmos,nmos位置能不能反过来那有没有同相器呢？为什么呢？buffer一般的作用，buffer的组成多电压域时，需要再电压域之间插入什么cell为什么要插，不插会怎么还有几个类似的问题，猪脑过载，不记得了拷打时序约束，搭配实际场景来问复位的约束有哪些异步复位有什么问题，怎么解决反问 。主包被自己菜到了，尤其是同相器，多电压域那块只会答一个电平转换器，感觉面试官一直在教我。凉凉，感谢面试官不...

面了一个小时，主要是就着我的实习项目往细了问，拓展性的问，比如问你这个模块还要实xx功能的话，可以怎么办，有什么解决方案，解决方案有什么弊端可以怎么改进，面试官水平很高，循循善诱引导我思考，挺好的。八股：竞争冒险，建立保持，axi，i2c7.30：收到邮件 一面通过 等hr电话沟通