题解 | #整数倍数据位宽转换8to16#

`timescale 1ns/1ns

module width_8to16(
	input 				   clk 		,   
	input 				   rst_n		,
	input				      valid_in	,
	input	   [7:0]		   data_in	,
 
 	output	reg			valid_out,
	output   reg [15:0]	data_out
);
reg cnt;
reg [15:0]temp;


always@(posedge clk or negedge rst_n)begin
if(~rst_n)
cnt<=0;
else if(valid_in)
   cnt<=cnt+1;
else 
   cnt<=cnt;
 end

 always@(posedge clk or negedge rst_n)begin
if(~rst_n)
   temp<=0;
else if(valid_in)
   temp<={temp[7:0],data_in};
else 
   temp<=temp;
 end

 always@(posedge clk or negedge rst_n)begin
if(~rst_n)
   data_out<=0;
else if(valid_in)
     if(cnt==1)
   data_out<={temp[7:0],data_in};
else 
   data_out<=data_out;
 end


always@(posedge clk or negedge rst_n)begin
if(~rst_n)
   valid_out<=0;
else if(valid_in&&cnt==1)
   valid_out<=1;
else 
   valid_out<=0;
 end

 



endmodule

本题相对其他几题稍微容易点在于位宽转换是整数倍的，移位的时候不同考虑移几位的问题，完整的一个字节全部移动即可