长鑫存储数字电路岗

投的提前批，9月初开的奖。一面纯聊天，面完泡池子，单休，开的价格不高，早早拒了

聊项目主包全是FPGA项目，面试官突然不知道问啥了。先问了会毕设题目之类的。然后开始上八股流水线设计经典跨时钟处理，异步FIFO设计异步FIFO需要哪些约束功耗组成，优化方法然后开始上强度反相器的内部组成pmos,nmos位置能不能反过来那有没有同相器呢？为什么呢？buffer一般的作用，buffer的组成多电压域时，需要再电压域之间插入什么cell为什么要插，不插会怎么还有几个类似的问题，猪脑过载，不记得了拷打时序约束，搭配实际场景来问复位的约束有哪些异步复位有什么问题，怎么解决反问 。主包被自己菜到了，尤其是同相器，多电压域那块只会答一个电平转换器，感觉面试官一直在教我。凉凉，感谢面试官不...

1、长鑫存储数字电路岗  在合肥总部，工作强度每月加班时长可能80+（网上信息），另外定制化电路很难跳槽，但是开的很高，比另一个offer高16个W，（n+9500）*152、合肥睿创维纳子公司 硬件工程师岗  工作强度方面965.5 感觉氛围和节奏不错  公司方向发展前景也不错 开的n*14上面的n代指月工资挺想WLB的，但是家庭条件一般，友友们能不能给些建议

面了2天了看了看oppo系统发现挂了有点可惜，整理一下面经攒攒人品，一面和二面都是技术面，后面应该还有1~2轮面试二面面经1.自我介绍2.对项目的追问，比较具体，压力有点大，选型的考虑点，为什么这么考虑3.实习学习了那些内容，有什么感受4.锻炼沟通能力的具体案例5.认为沟通的重点是什么，举一个说服他人的案例6.有没有考研的打算7.对消费电子的理解8.对研发岗位的理解，对研发过程中遇到的困难、试错、挫折、加班问题怎么看待9.研发对你来说有什么吸引力