扬智电子硬件工程师社招面试题目汇总
- 晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期....)
- LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图。
- VCO是什么,什么参数(压控振荡器?)
- 锁相环有哪几部分组成？
- 锁相环电路组成，振荡器（比如用D触发器如何搭）。
- 求锁相环的输出频率，给了一个锁相环的结构图。
- 如果公司做高频电子的，可能还要RF知识，调频，鉴频鉴相之类，不一一列举。
- IC设计中同步复位与 异步复位的区别。
- MOORE 与 MEELEY状态机的特征。
- 多时域设计中,如何处理信号跨时域。
- 给了reg的setup,hold时间，求中间组合逻辑的delay范围。Delay < period - setup – hold
- 时钟周期为T,触发器D1的建立时间最大为T1max，最小为T1min。组合逻辑电路最大延迟为T2max,最小为T2min。问，触发器D2的建立时间T3和保持时间应满足什么条件。
- 给出某个一般时序电路的图，有Tsetup,Tdelay,Tck->q,还有 clock的delay,写出决定最大时钟的因素，同时给出表达式。
- 以interver为例,写出N阱CMOS的process流程,并画出剖面图。
- 26、Please explain how we describe the resistance in semiconductor. Compare
- the resistance of a metal,poly and diffusion in tranditional CMOS process.
- 说明mos一半工作在什么区。
- 画p-bulk 的nmos截面图。
- 写schematic note（？）， 越多越好。
- 寄生效应在ic设计中怎样加以克服和利用。
- 太底层的MOS管物理特***觉一般不大会作为笔试面试题，因为全是微电子物理，公式推导太罗索，除非面试出题的是个老学究。IC设计的话需要熟悉的软件: Cadence,Synopsys, Avant，UNIX当然也要大概会操作。
