题解 | #使用函数实现数据大小端转换#

/大无语事件，加锤子的clk和rst_n啊，都用不到，气笑了/ `timescale 1ns/1ns module function_mod( input [3:0]a, input [3:0]b, input clk, input rst_n, output [3:0]c, output [3:0]d ); // always @(posedge clk or negedge rst) // begin assign c=change(a); assign d=change(b); // end function [3:0]change; input [3:0] data; begin change[3:0]={data[0],data[1],data[2],data[3]}; end endfunction // assign c={a[3],a[2],a[1],a[0]}; // assign d={b[3],b[2],b[1],b[0]}; endmodule