联想实习base深圳

base 上海 9.19 40min 全程结合部门业务（服务器）问项目经历的延伸问题。一开始还没自我介绍对面就开了个小玩笑，整场氛围非常不错，双方交流感很强。面试官会很详细并清晰地描述了问题背景，但我的回忆＋文字版可能不大清晰😂。以下问题依旧与个人项目经历强相关，问题本身参考意义不大，但面试官提问的逻辑大家可以参考下：1. 确认base地个人倾向2. 从驱动角度来看（看我近期做总线驱动居多），比如iic设备出现各种通信问题，如何快速定位是哪个层面的问题（我回答的基本是我当时开发过程中debug的整体思路＋例子）3. 以上提到的更像是开发过程中遇到这些问题，如果是开发之后验证过了也交付了，但客户那边就是出现了问题，返回了一个与这个模块有关的奇怪bug，这个bug可能是单次偶发的，如果你作为这个模块的owner，如何定位问题点（先按临场想到的点小说了一下，后感觉没说到点，就请面试官再进一步描述一下）4. 比如说，有没有什么办法去做一些保护现场的动作，你能不能现发挥想到什么具体办法，比如说可以做一些类似快照的方案也好，或者对这种错误上传的机制（刚好在第一段实习中有维护过一个专门做产线中机器日志上传的服务器，延展说了下自己的想法）5. 当用户态已经感知到内核模块异常，现在想让内核把异常时刻的整个上下文状态做大部分的保存，从以上用户态到内核态的通知你有什么方案6. iic是否支持多主多从，多主时，如何确保通信稳定正确（iic的仲裁机制）7. 当iic总线上出现两个地址重复的从设备会是什么场景会出问题吗8. 开问另一段实习：CI/CD架构相关内容并根据回答追问（具体问题不大记得了）开问一段竞赛经历：9. 用qemu做了什么10. 你认为qemu在嵌入式工程师工作中真正的帮助之处在？11. 在定制化qemu方面，比如说用qemu模拟具体硬件环境后，在一个bus上增加一个设备，仅在模拟环境中验证对应模块能否正常run起来，这个是可以实现的吗？12. 在系统启动时，是在哪个阶段加载dts，对dtb了解吗13. 反问：根据一面反问的介绍，进一步问部门技术点问后续流程：按基本规划，二面就是终面，但等十月都面完后如果hc不够用的话也有可能会有三面

笔试文远知行嵌入式面经➕内推🌟 个人背景：985硕，无大厂实习，但有两个车载嵌入式项目，刚通过文远知行4轮技术面，分享一手经验！📌 面试流程速览**：3道编程题（C/C++为主，涉及链表和内存管理）。技术一面：手撕代码 + 硬件基础（50分钟）。技术二面：系统设计 + 多线程实战（40分钟）。技术三面（交叉面）：项目深挖 + 行业场景（30分钟）。HR面：离职原因/职业稳定性。时间线：2周速通（面试官效率高，但手撕题难度陡增）。文远知行WeRide2026届校园招聘（及26届实习）【我们是】2024年文远知行在纳斯达克上市，是全球通用自动驾驶第一股【开放岗位】算法类、开发类、硬件类、测试开...

1.异步信号的处理?2.异步FIFO 深度，空满依据3.项目怎么做的验证?激励怎么给的?4.时序优化?功耗优化?5.数据截位?取舍?四舍五入会有影响吗?6.遇到过glitch吗?7.平时怎么补充知识?怎么学习?8.如果在系统里增加一个接口,应该怎么解决?9.遇到bug的解决思路?10.有遇到项目交付节点很紧的情况?怎么处理?11.对AI辅助脚本生成的看法12.反问

岗位： SOC设计工程师 (已收到意向)时间： 约50分钟这次面试官非常注重考察候选人对过往设计经验的深度理解和思考，不只是问“做了什么”，而是反复追问“为什么这么做”以及“还能怎么做”。一、 技术深度考察方向面试的核心是围绕简历上的项目经历，从不同维度进行提问，考察基本功和设计思维。系统架构与设计能力：要求阐述一个你负责的、最复杂的数字系统的顶层架构。 深入探讨系统内的总线设计，比如主次总线的选择、协议的考量以及不同总线间的桥接。 关于多时钟域的设计，会提问时钟方案是如何规划的，以及为什么选择特定的频率，考察对时钟和功耗平衡的理解。 性能与时序收敛能力：要求分析自己设计中，时序最紧张的路径出...