华为单板开发

一面面试官问八股比较多一些，二面问项目更多，也会穿插八股，二面还有现场给出题目要做，三面是主管面，面试官人都很好，一面每次答完问题对或者不对都会给很好的反馈，面试体验整体很棒，现在已入池一面50分钟，二面45分钟，三面35-40分钟下面是一二面（技术面）面经：实习和项目1.设计的Buck电路拓扑结构，防反接（肖特基二极管）和抗浪涌的实现(先后用了TVS和浪涌保护器)，用TVS和浪涌保护器对应的钳位到的浪涌电压是多少？2.Buck还测试哪些参数（纹波、动态响应、EMI、效率、过冲、上升沿时间、高温）3.实习DC-DC为什么选型TPS534360、电感选型4.Buck的layout需要注意什么（电容电感和DC-DC芯片靠近放置、输入电容靠近引脚、feedback线远离电容电感和芯片等高EMI区域避免干扰、电源线要粗、回流路径短）5.为什么电容电感和DC-DC芯片靠近放置（保证电源信号顺畅回流路径短，并把高EMI设备放在一起远离信号部分）6.对比buck和ldo（成本、layout难度、效率、应用场景）7.计算：分别给了LDO和buck的应用场景，计算效率和损耗8.UART为什么用DMA+IDLE替代中断接收？9.项目中用的四层板介绍？10.实习做过哪些可靠性（静电、电源跌落、高低温、电源反接、过压供电）11.项目硬件的模块拓扑结构（TP4056充电管理、电池、开关机电路、LDO、MCU和其他传感器）12.MPU6050和stm32通信协议（I2C）、通信速率、示波器抓到起始位和结束位波形13.项目中调试用到的设备（示波器、万用表）14.项目调试（分别介绍了DC-DC实习测浪涌和手表项目打板调试的问题）15.用过哪些仿真软件（multisim走天下）16.实习时候EMC专题学习学了什么（静电、浪涌、阻抗不匹配）17.Verilog HDL实现一个序列检测器，大概写思路（我用状态机模型实现）18.Verilog HDL实现一个串口数据帧，大概写思路（我用状态机模型实现）八股1.CMOS和TTL电平标准对比，两者噪声容限情况，TTL能否驱动CMOS？2.介绍传输线模型3.什么是竞争冒险现象4.ADC的分辨率的意义，10位分辨率对应精度是供电电压的多少分之一？5.PLL组成部分（只记得三部分，有一部分是鉴相器了）6.阻抗匹配（始端匹配、终端匹配）7.layout要注意哪些问题？（3W、圆滑、钝角走线、隔层不要平行走线、数字和模拟隔开、大能量电源线粗回流路径要短）8.手撕：用运放搭建减法器电路9.手撕：画出射极跟随器电路10.手撕：画出buck和boost拓扑结构，并写出Vin和Vout关系11.手撕：求一道运放类电路的Vin和Vout关系（深度负反馈虚短虚断秒了）二面反问：1.海思对新人的培养机制和流程2.如果能入职，需要补充学习什么？3.未来三年海思的发展规划主管面确实忘了问的啥了，只记得自己反问的问题反问：1.海思的工作强度和企业文化2.华为海思工作地点，上海青浦？3.贵公司最看重应届生的哪些素质？

📍面试公司：华为🕐面试时间：9:20签到，随后一面；10:23二面；11:37三面。平均每面50分钟左右。💻面试岗位：AI岗机器学习❓面试问题：一面：自我介绍+项目拷打（方案设计、方法能否复用）+常见的聚类算法+LSTM、RNN的工作机制+手撕变体后的hot100-字符串解码等 二面：手撕等于目标值的最长连续子数组的长度+项目拷打+模型性能和预期不符怎么解决+模型微调等 三面：你面华为的优势和劣势在哪？怎么学习新知识，团队冲突解决，最自豪的事/最愤怒的事，三到五年的职业规划，薪资，base地；反问，干到业务主管要多少年，新员工培训等🙌面试感想：面试官都很好，很专业，很和善

鼎桥，我报的硬件，HR给我调供应链去了行吧，供应链就供应链，面个试秋招面试大大小小也二十多场了，第一次面试官先介绍一下自己、部门、岗位，给我讲了很多，让人感觉到公司的诚意面对答不出来的问题，他也展现得很善解人意，说我实习因为时间短，没法深入参与到项目里，表示理解，让我真是大为感动啊！平常的面试官恨不得把我底裤都扒出来全程基本都是他在说，原来有诚意的公司面试，根本不会为难你

一面 50minTCP、UDP、四层网络模型对JVM的理解线程和进程项目一致性可靠性怎么实现的，有什么数据库优化经验论文解决的问题与贡献点手撕最小栈二面 45min项目深挖计算机网络相关的东西论文相关问题手撕字符串重排，按频率和ascll码输出三面 55min主管面，什么都聊，企业文化，团队氛围，未来规划，项目的挑战与收获，论文研究内容等希望能泡出来