芯原数字IC设计一面面经

三面面试官是个女生base上海，也是做SoC的，问了下spi的工作模式，然后校内的第二个SoC项目浅浅问了下，这个回答的一般，然后就没啥了，说感觉我性格挺好的，问我偏向做SoC还是单个ip的设计，我说我都可以，偏向SoC吧，又说到base地，南京离我家很近，上海也不远，看我自己的意愿吧。然后我反问你们仨对我打分如何，她说前两个面试官对你评价都是很不错，我对你评价也挺好的。至此技术面全部结束，后面还有两轮hr面

发面经攒人品。面试一共三轮，每一轮都有一个不同的面试官，一轮大概30分钟。然后每个面试官都需要重新介绍一遍项目。第一个感觉比较资深，问的也挺深入的，重点问了低功耗设计和rtl综合的flow，感觉他对于中后端比较熟悉，所以就问了很多综合的方法和技巧，包括时钟树，时钟域划分。由于我做的是架构建模比较多，asic前端设计没怎么用到多时钟域，电路级别低功耗做的也比较少，所以感觉答的一般。第二个就问的比较简单，也问了基本的时序分析方法，没到30分钟就结束了。第三个就比较友善，主要是我在介绍自己项目，面试官也是按照我介绍的方向提问的，基本都能handle。 感觉面的一般 。睡觉时间开始面试是真的难绷，真的...

技术面，1h左右，1v21️⃣自我介绍2️⃣基本信息了解奖学金情况，是否有国奖，有无与专业强相关论文，专利情况，竞赛情况3️⃣项目项目细节没咋问，问了一些频点，时序相关的问题4️⃣其他（类似综合面相关问题）项目或竞赛中的合作经历，如何短时间内学习新东西，如何应对项目压力，如何看待加班，有哪些兴趣爱好5️⃣最后反问环节，问了下中兴通讯和中兴微电子流程上是否有关联，面试官表示是相互独立的

三面：不太确定应该也是设计岗（没开镜头也是自我介绍+问项目感觉面试官都有点不知道问啥了hh 于是面试官“犹豫”地提起那个不太相关项目我：接收信号，开始介绍后来都开始了解现在上什么课，问我为什么没在坡找个实习 🔁反问了一面一样的问题2：（应该都可以，科研符合也可以，实习项目对口也可以，没有项目的话能讲清楚数字集成电路的知识也可以）-总体来说面试官们都很好，很友善，体验感还不错（。）