1.项目中原理图有哪些部分，注意的点是什么2.为什么选择FPGA，是如何证明FPGA要好3.如何确定 FPGA比MCU运行快的，具体是项目指标怎么样，项目做到什么水平4.在PCB绘制中如何考虑的5.系统中的指标如何实现，噪声在硬件中如何改善6.AC-DC电源的背景是什么7.工作找的怎么样，后面的职业规划8.实验室工作情况，加班强度

牛牛我是单9水硕，目前纠结的offer（薪资差不多，年包±2w）：1. 晶丰明源（易冲半导体），base成都，模拟ic设计企业，岗位是AE-应用工程师，优点是965/975，公积金12％顶格缴。缺点是24届有大量裁应届历史，且感觉岗位相对来说比较边缘。2. 佰维存储，base成都，存储领域企业，岗位是固件开发工程师，优点是感觉岗位核心，且多3w股票每年。缺点是985/995，且公积金只有5%且年假只有5天。3. 经纬恒润，base成都，汽车电子方案提供企业，岗位是嵌入式软件工程师，优点是汽车电子发展可能比较好。缺点是这个公司风评太差了，裁应届/996/管理混乱等等，且年终占比太大（约1/3）。恳请友友们给出一些建议

俗话说金九银十，今天已经是十月的最后一天，秋招也迎来了阶段性的尾声，汇总一下今年秋招的行情主包本科双非化工类，硕士9硕跨到电子类，投递企业共81家岗位100+，面试20场，最终到手的OC和offer有5个，大概折腾了快有两个月，目前已经签三方，目前主要在等的就是华为海思，其他的后面打算零零散散再看看，最后祝大家也拿到满意的offer

无八股 纯问项目 最后有一个简单的手撕1. 本硕成绩 竞赛经历 考研还是保研 为什么考研 考研多少分 问了问基本的个人情况2. FPGA和ADC的数据交互 用了什么接口 数据和速率是多少 为什么要做8路转16路的模块3. FPGA的选型 资源大概是多少 资源消耗了多少4. 资源优化思路 怎么实现资源消耗降低的5. 异步FIFO的设计 怎么改进的结构 FIFO是基于BRAM实现的还是DRAM实现的6. 多板间同步的设计 跨时钟域的设计思路7. 为什么要用DMA 怎么调用的“你说你做过跨时钟域处理 那就手撕一个这个吧”最后撕了一个单比特的跨时钟域处理 时间超了写了两个always块儿 然后就是讲讲思路