题解 | #使用generate…for语句简化代码#
使用generate…for语句简化代码
https://www.nowcoder.com/practice/618cb8d16a2c4e87b9e305f6659efe40
`timescale 1ns/1ns
module gen_for_module(
input [7:0] data_in,
output [7:0] data_out
);
wire [7:0] data_in, data_out;//即使端口列表中声明了信号的位宽，在信号类型声明时也要声明信号位宽
genvar i;
generate
for(i=0; i<8; i=i+1)
begin: loop_assign
assign data_out[i] = data_in[8'd7-i];
end
endgenerate
endmodule
牛客网 verilog 练习题 文章被收录于专栏
牛客网 verilog 练习题
投递阿里巴巴控股集团等公司10个岗位 >