计算机组成原理 问答题

问答题

1.什么是硬件、软件和固件？什么是软件和硬件的逻辑等价？在什么意义上软件和硬件是不等价的？

计算机硬件（Hardware）是指构成计算机的所有实体部件的集合，通常这些部件由电路（电子元件）、机械等物理部件组成。计算机软件（Software）是指能使计算机工作的程序和程序运行时所需要的数据，以及与这些程序和数据有关的文字说明和图表资料，其中文字说明和图表资料又称为文档。固件（Firmware）是一种介于传统的软件和硬件之间的实体，功能上类似软件，但形态上又是硬件。微程序是计算机硬件和软件相结合的重要形式。

软件和硬件的逻辑等价含义：

（1）任何一个由软件所完成的操作也可以直接由硬件来实现

（2）任何一条由硬件所执行的指令也能用软件来完成

在物理意义上软件和硬件是不等价的。

2.Cache有哪些特点？

Cache具有如下特点：

(1) 位于CPU与主存之间，是存储器层次结构中级别最高的一级。

(2) 容量比主存小，目前一般有数KB到数MB。

(3) 速度一般比主存快5~10倍，通常由存储速度高的双极型三极管或SRAM组成。

(4) 其容量是主存的部分副本。

(5) 可用来存放指令，也可用来存放数据。

(6) 快存的功能全部由硬件实现，并对程序员透明。

3.什么叫总线周期、时钟周期、指令周期？它们之间一般有什么关系？

时钟周期是系统工作的最小时间单位，它由计算机主频决定；总线周期指总线上两个设备进行一次信息传输所需要的时间（如CPU对存储器或I/O端口进行一次读/写操作所需的时间）；指令周期指CPU执行一条指令所需要的时间。

三者之间的关系是：时钟周期是基本动作单位；一个总线周期通常由n个时钟周期组成；而一个指令周期中可能包含有一个或几个总线周期，也可能一个总线周期都没有，这取决于该指令的功能。

4.试比较定点带符号数在计算机内的四种表示方法？

带符号数在计算机内部的表示方法有原码、反码、补码和移码。

（1）原码表示方法简单易懂，实现乘、除运算简单，但用它实现加、减运算比较复杂。

（2）补码的特点是加、减法运算规则简单，正负数的处理方法一致。

（3）反码通常只用来计算补码，由于用反码运算不方便，在计算机中没得到实际应用。

（4）移码由于保持了数据原有的大小顺序，便于进行比较操作，常用于浮点数中的阶码，使用比较方便。

5.异步通信与同步通信的主要区别是什么，说明通信双方如何联络。

同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。

6.中断系统为什么要进行中断判优？何时进行中断判优？如何进行判优？

（1）之所以中断系统要进行中断判优，是为了解决两个问题：

（A）一是中断请求与CPU现行程序优先级的问题；

（B）另一是各中断源之间，谁更迫切的问题。

（2）方法：

（A） 软件；

（B）硬件：为了得到较高的效率，一般采用硬件判优方法。判优逻辑随着判优方案的不同可有不同的结构，其组成部分既可能在设备接口之中，也可能在CPU内部，也可能这两部分都有。其作用是决定CPU的响应并且找出最高优先请求者，如果确定接收这个请求的话，就由CPU发出中断响应信号INTA。

（C）软硬件结合。中断判优发生在中断过程的第二步，中断请求之后，中断响应之前.

7.为什么外围设备要通过接口与CPU相连？接口有哪些功能？

外围设备要通过接口与CPU相连的原因主要有：

（1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设备的选择。

（2）I/O设备种类繁多，速度不一，与 CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。

（3）I/O设备可能串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格式转换。

（4）I/O设备的入/出电平可能与CPU的入/出电平不同，通过接口可实现电平转换。

（5）CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令。

（6）I/O设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报告CPU，通过接口可监视设备的工作状态，并保存状态信息，供CPU查询。

可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换）。

8.查询方式和中断方式的主要异同点是什么？

两种方式都是以CPU为中心的控制方式，都需要CPU执行程序来进行I/O数据传送。程序查询式控制简单，但系统效率很低，无法实现并行操作；中断式通过服务程序完成数据交换，实现了主机与外设的并行性。

1、外部设备在系统中如何编址，如何与主机连接？

答：通常根据与存储器地址的关系，有两种编址方式。

(1)统一编址：指外设接口中的I/O寄存器和主存单元一样看待，将它们和主存单元组合在一起编排地址；或者说，将主存的一部分地址空间用I/O地址空间。这样就可以用访问主存的指令去访问外设的某个寄存器，因而也就不需要专[门]的I/O0指令，可以简化CPU的设计；

(2)单独编址：为了更清楚地区别I/O操作和存储器操作，I/O地址通常与存储地址分开独立编址。这样，在系统中就存在了另一种与存储地址无关的I/O地址，CPU也必须具有专用于输入输出操作的I/O指令和控制逻辑。

1、如何区别存储器和寄存器？两者是一回事的说法对吗？

解：存储器和寄存器不是一回事。存储器在CPU的外边，专门用来存放程序和数据，访问存储器的速度较慢。寄存器属于CPU的一部分，访问寄存器的速度很快。

2、存储器的主要功能是什么？为什么要把存储系统分成若千个不同层次？主要有哪些层次？

解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价存储系统和结构各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为Cache一主存存储层次(Cache存储系统)；主存和辅存间称为主存一辅存存储层次(虚拟存储系统)。

3、什么是半导体存储器？它有什么特点？

解：采用半导体器件制造的存储器，主要有MOS型存储器和双极型存储器两大类。半导体存储器具有容量大、速度快、体积小、可靠性高等特点。半导体随机存储器存储的信息会因为断电而丢失。

4、SRAM记忆单元电路的工作原理是什么？它和DRAM记忆单元电路相比有何异同点？

解：SRAM记忆单元由6个MOS管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源不断电，信息将可保留。DRAM记忆单元可以由4个和单个MOS管组成，利用栅极电容存储信息，需要定时刷新。

1、什么是校验码？校验码的设计原则是什么？

数据校验码是一类能够发现甚至自动纠正某些数据错误的数据编码方法。

设计原则：

发现错误，当一个合法编码中的数据位发生错误时，就变为一个非法编码，而不是变为另一个合法的编码；

自动纠正，如果对校验码做一些特殊设计，还能进一步确定出错的数据位，从而实现对错数据位的自动纠正。

2、何谓码距？何谓最小码距？最小码距对校验码的设计有何意义？

一个二进制编码系统中，当两个不同的合法编码进行对应位的比较时，会有一些位上的取值不同，这些取值不同的位的位数称为这两个编码的码距，也称海明距离。整个编码系统中任意两个合法编码的码距的最小值，称为这个编码系统的最小码距。如果不设校验位，则无冗余码，最小码距必然为1，编码系统无检错能力。合理扩大最小码距，使编码系统具有一定的检错能力。

3、何谓校验位？设置校验位的目地是什么？校验位的位数对校验码的性能有什么影响？

如果待编码的数据为7位，则奇偶校验码和海明码需要几位校验码？为了形成冗余码，就需要在编码中增加冗余位，冗余位的位数及设计方法不同，就可以构成检错和纠错能力不同的校验码，而冗余位也称为校验位。校验位与一个编码系统的最小码距及检错、纠错能力有密切关系。增加并合理的设计校验位，可以进一步扩大最小码距，使这个编码系统能够发现多位编码错误，甚至可以根据产生的非法编码来确定出错位的位置，进而实现自动纠错。

4、什么是BCD码？什么是有权BCD码？什么是无权BCD码，请举例说明。

用二进制编码的十进制编码。有权码如8421码，无权码如格雷码。无权BCD码有特殊的编码规则。

1、计算机的存储系统为什么要用层次结构？各个层次的存储器在整个存储系统中的主要作用是什么？构造存储系统的层次结构依据是什么原理？

计算机采用多种速度、容量、位价格各不相同的存储器，将它们合理地组织起来，充分发挥各自的优势，形成优势互补，从而使计算机得到一个综合指数满足要求的存储器系统。

存储器的层次结构，有效的解决了存储器的速度、容量和位价格之间的矛盾。

寄存器：用于暂存CPU在最近几条指令中需要使用的数据。

Cache：用于存放CPU经常使用的部分程序指令和数据。

主存：用于存放正在处于运行状态的程序和数据。

辅存：存储以文件形式存储的大量处于非运行状态的程序和数据。

越是CPU经常用到的程序指令和数据，其存放的层次越高，访问速度就越快。这样做可以使整个存储器系统的平均速度尽可能的接近最快的一级存储器。而低层次的存储器，则起到提供容量支持和降低平均价格的作用。

2、分析SRAM和DRAM的优缺点，并进行相应的比较。说明这两种存储器在计算机中的主要应用。

DRAM基本电路简单，所以其芯片容量大，功耗低，位价格低；但由于其为动态元件，所以读写速度慢，且由于其需要刷新，外围电路也较为复杂。

SRAM基本单元电路较复杂，芯片容量较小，功耗高，为价位也较高；但SRAM的写速度较快，且不用刷新，因此工作效率高。

DRAM作为构造主存的主要器件。SRAM作为构造容量较小的高速缓存(cache)。

3、DRAM为什么需要定时刷新？有哪两种常用的刷新方式，各自的优缺点是什么？

DRAM的读操作对所存储的信息具有破坏性，因此，在对DRAM的读操作后，需要对其所存的信息进行再生(或刷新)。常用的刷新方式为集中刷新方式，分散刷新方式。

集中刷新方式的“死时间”较长，造成CPU有较长时间不能正常工作，这可能会使系统中的一些突发紧急事件得不到及时处理，引起系统出错。

分散刷新方式的“死时间”短，对整个系统的可靠运行有利。

5、Cache存储器有哪几种地址映射方式？各有什么优缺点？

全相联映射方式：cache空间利用率高，命中率高。相联比较器工作代价高、实现困难，整个地址转换逻辑复杂、工作速度慢。

直接映射方式：比较器简单，工作速度快。Cache命中率低。

组相联映射方式：平衡上述两种方式的优势。

1、什么是机器指令？什么是指令系统？指令系统与计算机硬件和软件的关系是什么？

一条机器指令，就是给计算机下达的一个基本操作命令。一台计算机中的所有指令的集合，称为这台计算机的指令系统。硬件设计人员采用各种手段实现指令系统，而软件设计人员则使用指令系统中的指令来编制各种各样的系统软件和应用软件，达到使用计算机的目的。

2、什么叫寻址方式？为什么要学习寻址方式？

答：寻址方式是指确定本条指令的数据地址以及下一条将要执行的指令地址的方法。它与硬件结构紧密相关，而且直接影响指令格式和指令功能。

2、RISC有哪些主要特点？为什么RISC可以获得很高的性能？

大多数指令能在一个机器周期内执行完成。

减少指令和寻址方式种类。

简单的指令格式。

采用LOAD/STORE结构。

采用硬布线逻辑，不用或少用微程序控制。

重视提高流水线上执行。

重视优化编译技术。

RISC的最大优势体现在CPI上，RISC的CPI要比CISC的小得多(这也是充分发挥流水线带来的结果)。

1、CPU有哪些基本功能？

指令控制。操作控制。时间控制。数据加工控制。中断处理控制。

2、控制器的任务是什么？控制器有哪些主要的组成部件？

按照程序的安排，对其中的各条指令依次进行处理，知道程序结束。

程序计数器PC。

指令寄存器IR。

操作控制器DR。

时序产生器。

3、为什么说控制器的主要工作是控制数据在数据通路上的正确传达？

控制器所控制的大多数操作都是数据传送操作，而数据传送是通过内部或外部数据通路进行的。因此，控制数据在数据通路上正确传送是控制器的主要工作。

4、说明指令周期、机器周期和时钟周期的概念。这三者之间的关系是什么？

指令周期：CPU取出并执行一条指令所需的全部时间。

机器周期：CPU进行一次存储器访问所需的时间。

时钟周期：CPU的时钟信号，该信号的周期称为CPU的时钟周期。

一个机器周期由若干个时钟周期组成，一个指令周期由若干个机器周期组成。

5、说明微命令、微指令和微程序的概念及联系。为什么称微程序控制器为存储逻辑控制器？

微命令：存储在控存中的各个操作信号，称为微命令。

微指令：同一个机器周期内所需发出的各个微命令编排成的一个二进制序列。

微程序：一条指令所对应的多条微指令构成的微指令序列。

若千个微命令编排成微指令，若千个微指令编排成微程序。

由于微程序控制器依靠一个存储器来存储和提供操作信号的，因此微程序控制器称为存储逻辑控制器。

3、什么是指令字长、机器字长和存储字长？

答：指令字长是指令的长度,取决于操作码的长度,操作数地址的长度,操作数地址的个数。

机器字长是CPU一次能处理的数据的位数，通常与CPU寄存器的位数有关。

存储字长是存储器中一个存储单元的长度，MDR的位数反映了存储字长。

5、对于二地址指令而言，操作数的物理地址可安排在什么地方？举例说明。

答：操作数的物理地址可以在三个地方：

1)指令中，操作数由立即寻址获得。

2)寄存器中，操作数由寄存器直接寻址、隐含寻址获得。

3)存储器中，操作数由寄存器间接寻址、直接寻址、间接寻址、基址寻址、变址寻址或相对寻址获得。

6、试比较间接寻址和寄存器间接寻址。

答：比较如下

1)都可有效扩大寻址范围

2)间接寻址是指指令字段中不给出操作数地址,而是指出操作数有效地址所在存储单元的地址。

3)寄存器间接寻址是指指令字段中给出的寄存器的内容是操作数所在存储单元的地

4)他们执行阶段都需要访存。寄存器间接寻址比间接寻址少访存一次。

7、试比较基址寻址和变址寻址。

解：比较如下

1)都可有效地扩大指令寻址范围。

2)基址寻址时，基准地址由基址寄存器给出，地址的改变反映在位移量A的取值上；变址寻址时，基准地址由A给出，地址的改变反映在变址值的自动修改上，变址值由变址寄存器给出。

3)基址寄存器内容通常由系统程序设定，变址寄存器内容通常由用户设定。

4)基址寻址适用于程序的动态重定位，变址寻址适用于数组或字符串处理，适用场合不同。

8、什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？

指令周期：取出并执行一条指令的时间。 

机器周期：又称CPU周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。

时钟周期： 通常称为节拍脉冲或T周期。处理操作的最基本单位，即CPU主频。

三者的关系：指令周期通常用若干个机器周期表示，而机器周期又包含若干个时钟周期。

1. 说明计算机系统的层次结构。

答：计算机系统可分为：微程序机器级，一般机器级（或称机器语言级），操作系统级，汇编语言级，高级语言级。

2. 请说明指令周期、机器周期、时钟周期之间的关系。

答：指令周期是指取出并执行一条指令的时间，指令周期常常用若干个CPU周期数来表示，CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周期（也称为节拍脉冲或T周期）。

3. 请说明SRAM的组成结构，与SRAM相比，DRAM在电路组成上有什么不同之处？

答：SRAM存储器由存储体、读写电路、地址译码电路、控制电路组成，DRAM还需要有动态刷新电路。

4. 请说明程序查询方式与中断方式各自的特点。

答：程序查询方式，数据在CPU和外围设备之间的传送完全靠计算机程序控制，优点是硬件结构比较简单，缺点是CPU效率低，中断方式是外围设备用来“主动”通知CPU，准备输入输出的一种方法，它节省了CPU时间，但硬件结构相对复杂一些。

5. 提高存储器速度可采用哪些措施，请说出至少五种措施。

答：措施有：①采用高速器件，②采用cache （高速缓冲存储器），③采用多体交叉存储器，④采用双端口存储器，⑤加长存储器的字长。

1. 指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据？

答：时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。

2. 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？

答：指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。

3. 简要描述外设进行DMA操作的过程及DMA方式的主要优点。

答：(1)外设发出DMA请求；

（2）CPU响应请求，DMA控制器从CPU接管总线的控制；

（3）由DMA控制器执行数据传送操作；

（4）向CPU报告DMA操作结束。

主要优点是数据传送速度快

4. 在寄存器—寄存器型，寄存器—存储器型和存储器—存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？

答：寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。

1. 简述CPU的主要功能。

答： CPU主要有以下四方面的功能：

（1）指令控制：程序的顺序控制，称为指令控制。

（2）操作控制：CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应部件，从而控制这些部件按指令的要求进行动作。

（3）时间控制：对各种操作实施时间上的控制，称为时间控制。

（4）数据加工：对数据进行算术运算和逻辑运算处理，完成数据的加工处理。

2. 主存储器的性能指标有哪些？含义是什么？

答： 存储器的性能指标主要是存储容量. 存储时间、存储周期和存储器带宽。

在一个存储器中可以容纳的存储单元总数通常称为该存储器的存储容量。

存取时间又称存储访问时间，是指从启动一次存储器操作到完成该操作所经历的时间。

存储周期是指连续两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。

存储器带宽是指存储器在单位时间中的数据传输速率。

3. 简要说明通用I/O标准接口SCSI的性能特点。

答：（1）SCSI接口总线有8条数据线、1条奇偶校验线、9条控制线组成。使用50芯电缆，规定了两种电气条件：单端驱动和差分驱动。

（2）总线时钟频率高。

（3）SCSI接口总线以菊花链形式最多可接8台设备。

（4）每个SCSI设备有自己唯一的设备号ID=0—7。ID=7的设备有最高优先权，ID=0的设备优先权最低。采用分布式总线仲裁策略。

（5）SCSI设备是指连接在SCSI总线上的智能设备，即除主适配器HBA外，其他SCSI设备实际是外设的适配器或控制器。

（6）SCSI设备是智能设备，对SCSI总线以至主机屏蔽了实际外设的固有物 理属性，设备间可用一套标准命令进行数据传送。

(7) SCSI设备间是一种对等关系，而不是主从关系。

4. 举出CPU中6个主要寄存器的名称及功能。

答： CPU有以下寄存器：

（1）指令寄存器（IR）：用来保存当前正在执行的一条指令。

（2）程序计数器（PC）：用来确定下一条指令的地址。

（3）地址寄存器（AR）：用来保存当前CPU所访问的内存单元的地址。

（4）缓冲寄存器（DR）：

<1>作为CPU和内存、外部设备之间信息传送的中转站。

<2>补偿CPU和内存、外围设备之间在操作速度上的差别。

<3>在单累加器结构的运算器中，缓冲寄存器还可兼作为操作数寄存器。

（5）通用寄存器（AC）：当运算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时，为ALU提供一个工作区。

（6）状态条件寄存器：保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容。除此之外，还保存中断和系统工作状态等信息，以便使CPU和系统能及时了解机器运行状态和程序运行状态。

5. CPU响应中断应具备哪些条件？

答： (1)在CPU内部设置的中断屏蔽触发器必须是开放的。

(2)外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。

(3)外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。

(4)当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。

6. 比较水平微指令与垂直微指令的优缺点。

答：（1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差。

（2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。

（3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂直型微指令正好相反。

（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌握。

7. 什么是闪速存储器？它有哪些特点？

答：闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。

闪速存储器的特点：

（1）固有的非易失性

（2）廉价的高密度

（3）可直接执行

（4）固态性能

8. 一个计算机系统中的总线，大致分为哪几类？

答： 一个计算机系统中的总线分为三类：

（1） 同一部件如CPU内部连接各寄存器及运算部件之间的总线，称为内部总线。

（2） 同一台计算机系统的各部件，如CPU、内存、通道和各类I/O接口间互相连接的总线，称为系统总线。

（3） 多台处理机之间互相连接的总线，称为多机系统总线。

9. 外围设备的I/O控制分哪几类？

答： 外围设备的I/O控制方式分类及特点：

（1） 程序查询方式：CPU的操作和外围设备的操作能够同步，而且硬件结构比较简单 （2） 程序中断方式：一般适用于随机出现的服务，且一旦提出要求应立即进行，节省了CPU的时间，但硬件结构相对复杂一些。

（3） 直接内存访问（DMA）方式：数据传输速度很高，传输速率仅受内存访问时间的限制。需更多硬件，适用于内存和高速外设之间大批交换数据的场合。

（4） 通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。

（5） 外围处理机方式：通道方式的进一步发展，基本上独立于主机工作，结果更接近一般处理机。

10．一个较完整的指令系统应包括哪些指令？

答：一个较完整的指令系统应包括数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、字符串指令、系统控制指令。

11. 总线的一次信息传送过程大致分为那几个阶段？

答：分为五个阶段：请求总线、总线仲裁、寻址（目的地址）、信息传送、状态返回（或错误报告）。

12. 集中式总线仲裁有哪几种方式？哪种方式速度最快？

答：有三种方式：链式查询方式、计数器定时查询方式、独立请求方式。最后一种方式速度最快。

13 中断接口中有哪些标志触发器？功能是什么？

答：中断接口中有四个标志触发器：

（1） 准备就绪的标志（RD）：一旦设备做好一次数据的接受或发送，便发出一个设备动作完毕信号，使RD标志置“1”。在中断方式中，该标志用作为中断源触发器，简称中断触发器。

（2） 允许中断触发器（EI）：可以用程序指令来置位。EI为“1”时，某设备可以向CPU发出中断请求；EI为“0”时，不能向CPU发出中断请求，这意味着某中断源的中断请求被禁止。设置EI标志的目的，就是通过软件来控制是否允许某设备发出中断请求。

（3） 中断请求触发器（IR）：它暂存中断请求线上由设备发出的中断请求信号。当IR标志为“1”时，表示设备发出了中断请求。

（4） 中断屏蔽触发器（IM）：是CPU是否受理中断或批准中断的标志。IM标志为“0”时，CPU可以受理外界的中断请求，反之，IM标志为“1”时，CPU不受理外界的中断。

14. 中断处理过程包括哪些操作步骤？

答：中断处理过程如下：

(1) 设备提出中断请求

(2) 当一条指令执行结束时CPU响应中断

(3) CPU设置“中断屏蔽”标志，不再响应其它中断请求

(4) 保存程序断点（PC）

(5) 硬件识别中断源（转移到中断服务子程序入口地址）

(6) 用软件方法保存CPU现场

(7) 为设备服务

(8) 恢复CPU现场

(9) “中断屏蔽”标志复位，以便接收其它设备中断请求

(10)返回主程序

2．DMA接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？画出DMA工作过程的流程图（不包括预处理和后处理）

答：DMA接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和DMA控制逻辑等组成。在数据交换过程中，DMA接口的功能有：

（1）向CPU提出总线请求信号

（2）当CPU发出总线响应信号后，接管对总线的控制

（3）向存储器发地址信号（并能自动修改地址指针）

（4）向存储器发读/写等控制信号，进行数据传送

（5）修改字计数器，并根据传送字数，判断DMA传送是否结束

（6）发DMA结束信号，向CPU申请程序中断，报告一组数据传送完毕。DMA工作过程流程如图所示。