【006】数字IC笔面试常见题

本期考点

  1. 静态功耗和动态功耗的组成;公式;

  2. 针对上述两种功耗,怎么进行低功耗设计;


上期答案

  • latch由电平触发,非同步控制。在使能信号有效时latch相当于通路,在使能信号无效时latch保持输出状态。DFF由时钟沿触发,同步控制。

  •  latch容易产生毛刺(glitch),DFF则不易产生毛刺。

  • 如果使用门电路来搭建latch和DFF,则latch消耗的门资源比DFF要少,这是latch比DFF优越的地方。所以,在ASIC中使用 latch的集成度比DFF高,但在FPGA中正好相反,因为FPGA中没有标准的latch单元,但有DFF单元,一个latch需要多个单元才能实现。

  • latch将静态时序分析变得极为复杂。


使用FPGA进行原型验证,主要是基于以下几个原因,一是FPGA是实物,使用的信号,产生的信号都是实际信号,是可测的。二是使用FPGA进行验证,验证速率明显快于eda仿真。但是存在规模小,速度上不去,功耗大等缺点。FPGA已经被用于验证相对成熟的RTL,因为它们可以代表一个近乎精确的以高速运行的设计的复制品。可以跑软件,这样可以加快软件开发。


全部评论
数字IC笔面试的题常见的这里都有啦
点赞 回复 分享
发布于 2022-08-27 13:13 河南

相关推荐

榕城小榕树:1200单休,我去干点啥别的不好
点赞 评论 收藏
分享
不愿透露姓名的神秘牛友
07-07 12:04
毕业生招你惹你了,问一个发薪日来一句别看网上乱七八糟的你看哪个工作没有固定发薪日扭头就取消了面试就问了一句公司都是这个态度吗还搞上人身攻击了...
程序员小白条:呃呃呃,都还没面试,我都不会问这么细,何况通不通过,去不去都另说,你没实力和学历的话,在外面就这样,说实话没直接已读不回就不错了,浪费时间基本上
点赞 评论 收藏
分享
评论
点赞
6
分享

创作者周榜

更多
牛客网
牛客网在线编程
牛客网题解
牛客企业服务