异步复位同步释放的（D触发器）复位处理源码

module synchronized_asynchronous_reset(

input clk ,

input reset_n,

input input_a,

output out_a

);

//变量定义

reg buffer;//对输入数据进行缓存

//内部复位

reg reset1;

reg reset2;







assign out_a=buffer ;

assign rst_in=reset2;



always@(posedge clk&nbs***bsp;negedge reset_n)

begin

if(!reset_n)begin

reset1<=1'b0;

reset2<=1'b0;

end

else begin

reset1<=1'b1;

reset2<=reset1;

end

end

always@(posedge clk&nbs***bsp;negedge rst_in)

begin

if(!rst_in)begin

buffer<=1'b0;

end

else begin

buffer<=input_a;

end

end

endmodule

喜欢本文的同学欢迎收藏点赞多多留言    ，本文原发于【FPGA hdl】