诺瓦星云-FPGA提前批（西安）

一面淘汰，感谢信，人才库
投递：2024/07/09
笔试：2024/08/06
    5道编程+1到简述题，以下凭记忆恢复题干，会有出入
        1、输入数据位宽8bit，串行，首先是32bit的起始地址（按小端对齐），紧接若干字节的数据，且每字节数据对应地址为起始地址加1 以及 valid信号
             要求：输出32bit地址、8bit数据 及 valid信号
        2、输入参考时钟150M，根据输入要求得到对应分频输出（可能是？记不太清）
        3、输入参考时钟和待检测时钟，要求给出待检测时钟的周期（us？还是频率（MHz），记不太清）
        4、题干看了一眼，红绿灯，感觉是考状态机，未答题
        5、简答题：建立时间、保持时间满足的条件是什么以及二者的裕量
        6、68bit位宽的串行数据转换成64bit串行数据，位宽转换，未答题
第一轮面试：2024/08/26
    1、自我介绍
    2、聊项目，三个项目都有问。有问到跨时钟和时序约束怎么做的，本人项目时序约束设计不多，甚至是只写了一个set_clock_groups
    3、反问：业务：          视频、接口、最新8K显示屏巴拉巴拉，说太快没记清，
                    面试评价：“我的感觉挺好的，本次你主要在做项目的原理介绍，因为你是做雷达的后续不用把重心放在这 个上面，要深入了解时序约束的目的原因，使用到的接口原理、时序、速率等，芯片的选型以及为什么（问以太网接口phy芯片选型没答上来）”
    面后个人感受：不知道自己做的方向跟诺瓦做的东西不匹配对提前批后续进程影响大不大

一面待定：2024/08/28
    问了hr待定什么意思，答不太合适。附图1。
一面淘汰：2024/08/29