士兰微电子秋招面经

base成都，tl：8.20投递，投递一周后笔试，9.5一面是一个面试官单独面试，先自我介绍，然后面试官针对简历说让我就侧重讲验证实习做的项目。先大概把项目介绍了一遍，估计第一遍面试官没有听的特别懂，就问我说你主要做的工作就是基于已有的环境做一些调试和优化是吗，问使用场景是不是为了验证公司的工具有没有问题，然后自己重申了一遍工作的重心，说了一下对应的应用场景。然后面试官开门见山问：怎么学的sv和uvm？你的sv和uvm是自己看项目中学的还是报培训班？接下来是一些八股考察，大概有这些，都是比较常见的：1. sv数据类型，logic的特点，什么情况下不能用logic只能用wire；2. 动态数组和队列的区别；3. 队列常见函数和功能；4. 线程，三种fork_join，如果要禁用线程用什么；5. UVM component和object区别；6. phase机制解释，说一些常见的phase，哪些phase是自顶而下，哪些是自底而上；7. uvm怎么启动整个环境，有哪些方式，具体命令是什么；8. vcs verdi使用；9. uvm寄存器模型考察，adaper实现了什么功能，包括一些函数和底层源码考察10. 有没有用过sva？然后面试官开始盘项目，这个面试官恰好对寄存器模型和相关验证场景非常了解，问了很多真实项目中会遇到的问题和一些场景题目，比如uvm原生寄存器模型存在的不足，访问类型的特点，随机化支持哪些类型，具体要验证某一个访问类型的验证方案，地址串扰的处理，模型地址怎么映射的，checker怎么做的，有没有用config机制实现禁用某些寄存器，顶层api有哪些最后还问了一些amba相关的问题，apb和ahb，以及具体verdi的一些使用，比如如何看信号翻转。然后就是反问环节，问了后续流程和培养方案，以及业务方向，成都这边主要是蓝牙和显示屏，后续流程的话会在下周一前出结果整体大概面了50分钟，简历上其他的偏向于设计的部分都没有问。总体面下来感觉侧重于对基础知识的考察，sv、uvm常见八股，有时候会突然问一些冷门问题比如命令全称怎么写的，也会结合你的项目问一些验证场景的处理，主要是看你对项目的熟悉程度。汇顶科技数字ic验证#

base成都，8.24投递，8.25测评笔试，8.29通知面试 两位面试官，主要是针对简历上项目提问。因为有过验证实习经历，第一位面试官主要针对实习做的东西提问，感觉自己面试的时候有点紧张，讲的部分有点啰嗦，并且过于垂直，没有结合太多验证思维和验证方法学。面试官针对项目结合uvm的一些八股还有项目细节提了一些问题，最后问了下项目的局限性和可以提升的地方。 第二位面试官主要问了下毕设，更多是从设计角度问的，问数据流，加速的方式，用了什么指令集，怎么实现的加速，问cnn是自己手搓的还是开源的，软硬件怎么协同的。 整体感觉不是特别拷打，一些地方自己没有说清楚面试官也没有一直追问。更多侧重于让你介绍项...

本人本硕29电子， 器件组想转验证或者嵌入式，有段嵌入式实习，但是读研期间可能没时间去实习，老师应该不会放。或者继续做器件找工作呀，大家有什么建议吗？

6.3投递 7.6 AI面7.19一面7.21 基础信息检验8.7综合评估9.4签核9.10 offer一面面经：面经：问了实习做的东西，问有没有接触验证，综合，问了点sta，问有没有写过sdc，然后问了点八股（setup hold cdc），总体面试没有拷打的感觉，体验还可以，时常半小时