韶音科技嵌入式工程师技术面 面经

整体面试还是不错的，但是没后续了，不知道是哪里出了问题1.实习拷打2.项目中的axi接口在哪里用，谁是master？3.项目中axi相关的细节，axi有几个chnl，awid的作用？4.p sequencer和msequencer的区别是什么？5.如何实现一个10bit的reg只有一个零其他全为1的约束？6.编程基础7.fork join三种区别是什么？8.怎么实现fork jounone变成fork join？

1.自我介绍2.虚表？怎么理解继承的？3.怎么调试的？4.Linux系统下如何查看某一行？5.makefile文件尾什么？6.json文件是怎么用的？7.GUI是在什么物理硬件上显示？了解图像吗？8.说说uart,IIC,SPI各自区别？说说速率，uart数据格式？哪是全双工，半双工？9.解决的bug?10.你们公司加班情况？你怎么看待加班？11.平常有哪些放松方式？有对象吗？12.家是哪里的？12.你薪资多少？多少薪？

发面经攒攒人品一、AXI总线1.为什么写有三个通道、读有两个通道？2.什么是outstanding？怎么验证？3.什么时候会出现反压（backpressure）？4.上游64B、下游32B，如何验证传输正确？5.补充子问题：burst length = 5，第一笔不对齐，下游要传几笔？6.对端没有初始化会出现什么问题？7.如何识别乱序传输（out-of-order）？8.介绍wstrb信号的作用。二、PCIe1.PCIe有几层协议？2.补充答案提示：事务层/链路层/物理层。3.每一层分别如何验证？4.事务层：四种请求类型，non-post与post的区别？5.链路层：重传机制介绍。6.物理层：包括PCS、PMA、SerDes。7.Gen4的编码方式：128b/130b。8.链路训练的各个状态（LTSSM）。三、RISC处理器验证1.指令正确性如何验证？2.C-model如何建模？3.如何评估处理器性能？四、手撕SystemVerilog要求：每个元素在100-1000之间100-500的权重高于501-1000覆盖array[0]里200、300、500、800这几个值五、UVM机制1.Sequence - Monitor传参方式2.通过transaction（seq_item）3.通过UVM config_db4.通过TLM通信机制5.Factory机制6.支持组件或对象的动态替换与创建（uvm_object_utils / uvm_component_utils）。

1. 简单介绍一下你自己和你的项目经历参考答案：我是XXX，毕业于XX大学XX专业，有X年嵌入式开发经验。我的技术栈主要包括C/C++编程、ARM架构、Linux和RTOS双平台开发，熟悉常用通信协议和驱动开发。在项目经验方面，我主要做过三类项目。第一类是基于Linux的智能设备开发，负责应用层和驱动层的开发工作，实现了设备的网络通信和数据处理功能。第二类是基于FreeRTOS的实时控制系统，主要做传感器数据采集和电机控制，对实时性和稳定性要求较高。第三类是智能硬件产品，涉及到低功耗设计、无线通信和用户交互，这让我对产品化开发有了更深的理解。我比较擅长的是底层驱动开发和系统优化，能够独立完成从...