大疆芯片设计面试

背景:某低功耗芯片在待机模式下漏电流超标,需要通过电路设计优化将功耗降低至≤1μA,核心围绕低功耗设计技术展开。

核心代码模式算法题:删除有序链表中重复的元素-I

追问1:如果换成 FinFET 工艺,比如台积电 7nm 的,怎么优化晶体管尺寸来减小漏电流?

追问2:物理设计上,怎么用多电压域设计,来分开给关键和非关键模块供电?

追问3:如果芯片要做 DVFS,PMU 那边是怎么配合,来优化电压和频率的?

追问4:画版图的时候,衬底接触和隔离环要怎么弄,才能避免闩锁效应?

追问5:实际项目中,有没有碰到过因为工艺偏差时序收不上的情况?一般是怎么解决的?

全部评论
链表不是软件么?不考Verilog手撕呀
点赞 回复 分享
发布于 2025-09-03 23:28 上海
佬 你是8.17做的笔试吗?
点赞 回复 分享
发布于 2025-08-30 07:55 德国
感觉搞功耗的都是相当利害的人
点赞 回复 分享
发布于 2025-08-29 14:28 陕西

相关推荐

奔跑的suechil...:怎么评论区这么多打广告的 1.项目考虑是两个,可以加个项目 2.bg一般的话,不建议外卖加点评,99%都过不了简历 3.找项目要么是自己找github好点的开源,要么是评论区找广告去跟着,要么就是星球找项目了 加油友友
点赞 评论 收藏
分享
评论
1
3
分享

创作者周榜

更多
牛客网
牛客网在线编程
牛客网题解
牛客企业服务