题解 | 优先编码器电路①

`timescale 1ns/1ns

module encoder_0(
   input      [8:0]         I_n   ,
   
   output reg [3:0]         Y_n   
);

always@(*) begin
    Y_n[3] = I_n[7] & I_n[8];
    Y_n[2] = ~I_n[8] | (I_n[8] & (I_n[6] & I_n[5] & I_n[4] & I_n[3]));
    Y_n[1] = ~I_n[8] | (I_n[8] & (I_n[6] & I_n[5] & I_n[2] & I_n[1]));
    Y_n[0] =  I_n[8] & (I_n[6] & I_n[4] & I_n[2] & I_n[0]);
end
endmodule

硬刚/卡洛图~

全部评论

相关推荐

码砖:求职岗位要突出,一眼就能看到,教育背景放到最后,学校经历没那么重要,项目要重点突出
点赞 评论 收藏
分享
下北澤大天使:你是我见过最美的牛客女孩😍
点赞 评论 收藏
分享
评论
点赞
收藏
分享

创作者周榜

更多
牛客网
牛客网在线编程
牛客网题解
牛客企业服务