题解 | #加减计数器#

加减计数器

https://www.nowcoder.com/practice/9d50eb2addaf4a37b7cd5a5ee7b297f6

`timescale 1ns/1ns

module count_module(
	input clk,
	input rst_n,
	input mode,
	output reg [3:0]number,
	output reg zero
	);

	reg [3:0] num;

	always @(posedge clk or negedge rst_n)//非常莫名其妙的testbench,哪有上升沿有效的判断信号。
        if (!rst_n)
            begin 
                number <= 4'd0;
            end
        else 
            begin  
                number <= num;
            end

	always@(posedge clk or negedge rst_n)
		if(!rst_n)
			num<=0;
		else
			if(mode)
				if(num==4'd9)
					num<=0;
				else
					num<=num+1;
			else
				if(num==4'd0)
					num<=9;
				else
					num<=num-1;

	always@(posedge clk or negedge rst_n)
		if(!rst_n)
			zero<=0;
		else
			if((num==4'd0))
				zero<=1;
			else
				zero<=0;


endmodule

//非常莫名其妙的testbench,哪有上升沿有效的判断信号。

全部评论

相关推荐

谁知道呢_:要掉小珍珠了,库库学三年,这个结果
点赞 评论 收藏
分享
点赞 评论 收藏
分享
od现在都成这样了&nbsp;就业市场真是crazy
牛客473059135号:没事,我有个朋友是985本硕学计算机的,被华为卡目标院校了简历挂,不过不是od虽然人家拿到一堆别的offer了就挺搞笑的属于是……
点赞 评论 收藏
分享
评论
点赞
收藏
分享

创作者周榜

更多
牛客网
牛客企业服务