题解 | #信号级联合并#

信号级联合并

https://www.nowcoder.com/practice/1cc0fc70308844669d695d99a5576e73

`timescale 1ns/1ns

module top_module(
    input [4:0] a, b, c, d, e, f,
    output [7:0] w, x, y, z );

    assign {w,x,y,z} = {a,b,c,d,e,f,2'b11};
    //输入,输出时的并行赋值都可以直接用配凑语法来写
endmodule

全部评论

相关推荐

评论
点赞
收藏
分享

创作者周榜

更多
牛客网
牛客网在线编程
牛客网题解
牛客企业服务