题解 | #使用子模块实现三输入数的大小比较#

`timescale 1ns/1ns
module main_mod(
	input clk,
	input rst_n,
	input [7:0]a,
	input [7:0]b,
	input [7:0]c,
	
	output [7:0]d
);
wire [7:0] m,n;

sub_mod sub1(
	.clk(clk),
	.rst_n(rst_n),
	.a(a),
	.b(b),
	.c(m)
	);

sub_mod sub2(
	.clk(clk),
	.rst_n(rst_n),
	.a(b),
	.b(c),
	.c(n)
	);

sub_mod sub3(
	.clk(clk),
	.rst_n(rst_n),
	.a(m),
	.b(n),
	.c(d)
	);

endmodule


module sub_mod(
	input clk,
	input rst_n,
	input [7:0]a,
	input [7:0]b,

	output reg [7:0]c
);

always@(posedge clk or negedge rst_n)
begin
	if(~rst_n)
		c <= 8'b0;
	else
		c <= (a < b)? a:b;
end

endmodule