题解 | #信号顺序调整#

信号顺序调整

https://www.nowcoder.com/practice/3f6db9ded7ca4de7981c0a826e924563

`timescale 1ns/1ns

module top_module(
    input   wire    [15:0]  in,
    output  wire    [15:0]  out
);

assign out = {in[3:0],in[7:4],in[11:8],in[15:12]};




endmodule

全部评论
你这个输出不还是abcd吗?不是要求dcba吗?
点赞 回复 分享
发布于 2023-08-22 10:17 江苏

相关推荐

点赞 评论 收藏
分享
06-15 18:44
黄淮学院 Java
Lynn012:如果是居民楼还是算了吧,看着有点野呢
点赞 评论 收藏
分享
评论
5
收藏
分享

创作者周榜

更多
牛客网
牛客网在线编程
牛客网题解
牛客企业服务