联发科数字IC工程师面经

9.6下午面的，约了一个小时。说是做物理层基带处理的，感觉还挺对口。但是项目讲完好像不是很在乎我的项目技术细节，在介绍项目的过程中总感觉有时候还没说完，就被问到生活问题，然后又回来问技术，感觉不太被尊重的感觉。然后最后说ssp可能条件不满足，问我愿不愿意接受普通批，周六的面试（意味单休的班），还要开白菜价。我直接说ssp开不到的话可以给我挂了。体验感较差的一次面试，上一次这样的感觉还是在十四所的时候。IC #26秋招

面试体验还可以，来了两个技术的面试官，比较重视基础，公司主要涉及模拟方面，问了数字验证的HC～2个一面面经（回忆版）：面试官11、自我介绍2、问项目是哪里来的？（路科，面试官挺惊讶）3、学习验证多久了？4、讲一下CAN Controller的项目5、项目测试点是怎么拆分的？6、环境结构是怎样的？7、八股：phase机制、phase之间有什么关系、callback、component和object区别、环境怎么启动、接口怎么传递8、发散问题：有一个异步fifo，你会怎么拆分验证点？9、如何断言两个seq同时为真？10、怎么判定验证完备？面试官211、你的Matrix IP是自己写的吗？12、讲一...

之前通知的时候明确表示是终面的形式，所以线下分为两次面试，一次业务主管面，一次HR面。主管面压力很大，问到汗流浃背。业务主管面共两个面试官，一个是一面的面试官，一个是技术主管。主要就根据项目经历谈细节，因为简历写了两个较大的项目，所以先是画了这两个项目的功能框图，然后根据框图一直追问细节，直到答不上来为止，压力还是挺大的大概有几个问题1.传感器芯片用的什么型号，能不能说一下工作机理，内部的等效模型。2.为什么后级不加buffer，ADC链路怎么设计的，怎么考虑的。3.电源部分怎么设计的，功率多大，有其他要考虑的地方吗。4.正反电源轨怎么得到的，能不能现场画一下拓扑，讲一下。这样做有什么好处，有没有更好的做法。5.介绍一下阻抗匹配，为什么不做信号线上的阻抗匹配而要用匹配电阻。6. 电源设计pcb有什么要点。7.叠层设计怎么考虑的，有没有进行一些性能测试8.项目量产了吗9.信号幅度有多大，传感器本身的电流输出能力大吗，会对ADC造成什么影响。后面还有一些问题记不清了，总的感觉面试官对细节还是很看重的，后面追问了一些问题，面试官也表示我对细节的理解不够深入后面的HR面就是正常的问题了，网上搜一下就行，问的都一样

基本信息​ 岗位：💼处理器核设计​ 背景：🎓985 本科、Top2 硕士，两段处理器设计实习经验​ 时长：⏰两位面试官，共计 50 分钟​ 面试流程及提问详情​ 1. 自我介绍 🗣️​ 开始是常规的自我介绍，主要介绍了自己的教育背景、实习经历以及在处理器设计方面的相关经验和技能，为后续的提问铺垫了基础。​ 2. 第一位面试官提问 👩💻​ 主要围绕项目细节展开。会深入询问项目中的各项参数性能，比如处理器的时钟频率、性能等。同时，还会细致了解项目的具体实现过程，包括所采用的设计方法、关键模块的设计思路、遇到的技术难题及解决方案等。​ 3. 第二位面试官提问 👨💻​ 针对上一位面试官没...