HRT---FPGA 实习生面经

HRT是trading firm里面的土豪公司了...据一亩三分地上的帖子，有一年全职面试进入onsite轮就送apple watch。投简历之后两周收到第一轮Take Home Test: 用6个小时写一个2-stage pipeline的ALU，自己写案例，它规定了自我介绍的格式，规定要包含多少个记录。写这个测试要先装虚拟机我是没想到的。因为要用linux下的iverilog和gtkwave，我琢磨了一下用virtual box装的ubuntu。写完ALU用他提供的test测试，我还写了个python script生成一些随机的指令进行测试，同时也用python写了个funcional model做direct test。总体来说难度不大，但是非常的耗时间，特别是课业压力这么大的情况下。

交完之后一周后通知电面，不开摄像头，分为软件硬件两部分，全程没聊简历和背景，时长一个小时。问的范围很广，下面是我记得的问题，可能会有不全：

软件部分：big endian 和 little endian的区别。Stack和Heap的区别。Compiler和interpreter的区别。什么时候用stack什么时候用heap，它们的区别是什么。指针是什么，不当使用指针会有什么后果。Thread和process的区别。什么是OS。Pipeline有什么好处，有什么问题。有哪几种pipeline hazard，怎么解决？什么是Cache，为什么要有cache。set associative和direct map cache有什么区别。Branch prediction有哪几种？Register renaming你知道哪几种？怎么用汇编语言实现OOP（这个问题震撼到我了...），object在内存中是怎么存储的。怎么用C实现OOP。RISC和CISC的区别。

硬件部分：FPGA里面有什么资源，他们分别都是怎么实现的，他们的作用都是什么。比如实现某种逻辑，需要多少LUT。写逻辑表达式，跨时钟域有哪几种解决方法。同步FIFO读指针写指针，空满信号的生成逻辑。synthesis和implementation都有哪些步骤，他们会生成什么。时序综合报告怎么看。建立保持时间都是什么，怎么解决不正常的建立保持时间。Verification有几种test的方法。UVM是什么。

全程语速很快，像答题节目里的快问快答，再加上本来准备的就不太充分，遂挂。但是还是收获挺多的，一方面是自己知识储备的缺乏，还有就是我配不上这个土豪公司....