题解 | #4bit超前进位加法器电路#

`timescale 1ns/1ns

module lca_4(
    input        [3:0]       A_in  ,
    input        [3:0]        B_in  ,
    input                   C_1   ,
 
     output     wire            CO    ,
    output   wire [3:0]        S
);
    wire [3:0] G,P,C;
    genvar i;
    generate
        for(i=0;i<4;i=i+1) begin:initi_proc
            assign G[i] = A_in[i] & B_in[i];
            assign P[i] = A_in[i] ^ B_in[i];
            assign S[i] = P[i] ^ ((i==0)?C_1:C[i-1]);
        end
    endgenerate
    
    assign C[0] = G[0] | (P[0] & C_1);
    assign C[1] = G[1] | (P[1] & G[0]) | (P[1] & P[0] & C_1);
    assign C[2] = G[2] | (P[2] & G[1]) | (P[2] & P[1] & G[0]) | (P[2] & P[1] & P[0] & C_1);
    assign C[3] = G[3] | (P[3] & G[2]) | (P[3] & P[2] & G[1]) | (P[3] & P[2] & P[1] & G[0]) | (P[3] & P[2] & P[1] & P[0] & C_1);
    
    assign CO = C[3];
endmodule