数字IC设计秋招阶段性总结

背景:本硕985,两段流片经历,两段实习,集创赛国三。
未注明岗位则均为数字IC设计,未注明base则均为上海,一点动静都没有的就不统计了。
总结一下,拿到意向书的有:阿里平头哥、zeku、TP-LINK、禾赛、蔚来、兆易创新。
走完所有流程等结果的有:百度、海思、燧原、寒武纪、中兴、AMD。
确定寄了的有:字节、联发科。
0930最后一次更新,润了~
  1. 阿里巴巴·平头哥:通用计算–SoC架构性能部门暑期实习,0929转正意向书。
  2. 字节跳动:拒了北京暑期实习offer,提前批简历挂,正式批简历挂。
  3. 海思:图灵笛卡尔开发部,上合FS提前批,0815主管面,泡池子中。
  4. 百度昆仑芯:RISC-V处理器设计,AIDU转提前批,0826HR面。
  5. zeku:NPU,0908意向书。
  6. 中兴未来领军:定级SSP,0928HR面。
  7. 复旦微:笔试后无通知(鉴定为寄)。
  8. 小米:投简历后无通知(鉴定为寄)。
  9. TP-LINK:深圳,提前批,0701座谈会,SSP+9。
  10. 联发科:笔试后感谢信。
  11. 禾赛:0810意向书。
  12. 燧原:0804HR面。
  13. 蔚来:ISP,0810意向书。
  14. 地平线:IP设计1010二面。
  15. 兆易创新:0830意向书。
  16. 豪威:ISP,0915一面。
  17. 寒武纪:高性能处理器设计,0930HR面。
  18. AMD:SoC,0916一面(应该是只有一面)。
  19. 高通:骁龙SoC中的wifi模块,0901接了个电话聊了聊,可能后面会有正式面试。

#校招##数字芯片设计##数字IC##秋招##秋招进度交流#
全部评论
太牛啦
4 回复 分享
发布于 2022-09-09 14:27 陕西
有感兴趣的朋友大家可以互相交流,顺便,对平头哥感兴趣的可以用我上一个帖子的内推码。
2 回复 分享
发布于 2022-09-08 13:27 上海
大佬,燧原最近有联系你说offer的事情吗
1 回复 分享
发布于 2022-09-22 11:00 四川
豪威怎么样了解么
1 回复 分享
发布于 2022-09-17 12:19 陕西
今年情形真的好难
1 回复 分享
发布于 2022-09-09 17:53 北京
意向是不是池子……我也有意向,感觉一点不稳
1 回复 分享
发布于 2022-09-08 18:12 北京
老哥我是2024届的,能加个联系方式咨询一些问题吗
点赞 回复 分享
发布于 2023-04-10 16:08 陕西
老哥可以推推笛卡尔的hr吗,好想去海思笛卡尔奈何找不到hr,只找到了图灵cpu的hr😂
点赞 回复 分享
发布于 2023-03-20 23:21 江苏
流片经历是一生一芯那个项目?软院的吗兄弟?
点赞 回复 分享
发布于 2022-11-02 09:02 广东
大佬 昆仑芯有给你打电话吗
点赞 回复 分享
发布于 2022-10-14 15:07 江苏
楼主可分享分享面试经历吗,笔试什么的,24届秋招生
点赞 回复 分享
发布于 2022-10-13 17:27 北京
老哥,蔚来有给你打电话吗
点赞 回复 分享
发布于 2022-10-12 11:16 江苏
请问大佬高通打来的电话号码多少啊
点赞 回复 分享
发布于 2022-10-11 23:40 上海
果然对大佬来说是没有寒气的
点赞 回复 分享
发布于 2022-10-09 11:59 陕西
硬件比软件好多了…
点赞 回复 分享
发布于 2022-10-07 14:51 江苏
点赞 回复 分享
发布于 2022-10-06 14:00 广东
兄弟 眼熟呀→_→
点赞 回复 分享
发布于 2022-09-30 16:16 安徽
大佬,请问蔚来hr面之后多久发意向?
点赞 回复 分享
发布于 2022-09-25 09:41 广东
大哥牛逼,能加个qq请教下不,没大佬拿的多,我拿了蔚来和兆易这些,看看大哥最后咋选,
点赞 回复 分享
发布于 2022-09-20 16:37 北京
大佬你哲库咋怎么快意向 不是都9.8发的吗
点赞 回复 分享
发布于 2022-09-11 15:16 新加坡

相关推荐

04-19 09:10
算法工程师
我是独立硬件工程师,专注FPGA/Verilog RTL设计与仿真验证。可承接范围:BiSS-C / SPI / AXI等协议RTL实现EDA仿真验证(Icarus Verilog / ModelSim)时序分析、波形报告输出ZYNQ平台逻辑设计已完成项目:BiSS-C 2000Hz编码器解析,500us精准采集,仿真验证通过。远程交付,有GitHub案例可查看。接单请私信。本人是一名深耕集成电路架构与验证的独立研究员,专注于3D堆叠硬件安全架构及物理层逻辑锁定技术。精通 Verilog HDL 语言,拥有丰富的 RTL 级电路设计、功能仿真及验证经验。熟练使用 Icarus Verilog 12.0 与 EDA Playground 等主流工具进行全流程验证,曾实现多层堆叠结构下逻辑锁 100% 的测试用例通过率。项目名称:FanChaKou(反插口)芯片设计功能仿真验证突破​该项目是我近期独立完成的“0到1”技术里程碑。项目核心在于构建一套高可靠性的硬件安全逻辑锁定机制,通过三层堆叠架构实现物理层的权限控制。在实施过程中,我独立完成了全套 RTL 代码编写与功能仿真,利用 Icarus Verilog 成功通过了 35 个关键测试用例。该项目不仅论证了物理逻辑锁在 3D 芯片中的可行性,其架构标准已在 GitHub 维护并具备极高的商业投资与技术落地价值。
点赞 评论 收藏
分享
评论
25
46
分享

创作者周榜

更多
牛客网
牛客网在线编程
牛客网题解
牛客企业服务