FPGA数字IC笔试面试010—资源和速度、关键路径/时序
下面 2 幅图分别为图一和图二,都调用了乘法器和加法器,其中 IN,S1,S2,S3 的位宽都为 8 bit,FF 为触发器,请问下面的选项哪个或哪些是正确的?
答案:C
解析:
图一更省资源,图二的 timing 更好
【资源】
图一和图二的主要区别在于 FF 寄存器的位置,图一中对输入 IN 寄存,8-bit 位宽,图二中对 IN 和 S1/S2 乘法运算的积做寄存,为了保证乘法运算不溢出,结果位宽需要 16-bit,资源用量不同;
【时序】
图二由于对乘法寄存分割了流水,关键路径较短,最长的组合逻辑是一个乘法器和一个加法器;
图一中最长的组合逻辑路径是一个乘法器和两个加法器;
(1)面积优化,提高资源利用率以降低功耗要求:串行化,资源共享,逻辑优化;
(2)速度优化,提高运行速度:流水线设计,寄存器配平,关键路径优化,迟置信号后移。
(2021乐鑫科技,多选)1. 以下方法哪些是进行面积优化( )。
A: 串行化
B: 资源共享
C: 流水线设计
D: 寄存器配平
E: 逻辑优化
F: 关键路径优化
答案:ABE
2. 在高速系统设计中,下列哪种优化方案的目的不是为了提高系统的工作频率()
A.流水线
B. 树型结构
C. 迟置信号后移
D.资源共享
答案:D
【收藏!】FPGA数字IC求职必备知识点目录——持续更新 https://www.nowcoder.com/discuss/959891?source_id=profile_create_nctrack&channel=-1
FPGA数字IC笔试100道题 文章被收录于专栏
笔试刷题及解析,FPGA和数字IC类的笔试题汇总、解析,助力实习、提前批、秋招