题解 | #奇偶校验#
题目：
分析： 参考答案错了，下面是错误题目下对应的正确答案。
先不管题目，只要明确了奇校验是逐位异或（^bus），偶校验是逐位异或后取反(~(^bus))，相当于奇校验的取反即可。
`timescale 1ns/1ns
module odd_sel(
input [31:0] bus,
input sel,
output check
);
//*************code***********//
assign check = ~sel?~(^bus):(^bus);
//*************code***********//
endmodule
《Verilog/VHDL必刷习题集》 文章被收录于专栏
Verilog/VHDL必刷习题集，包含基础知识、组合逻辑设计、时序逻辑设计、状态机设计、RAM及FIFO设计等等。
查看11道真题和解析