西门长海 level
获赞
2
粉丝
0
关注
1
看过 TA
21
西北工业大学
2024
FPGA工程师
IP属地:陕西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL55
Johnson Counter
2023-06-30
答案正确
< 1ms
0K
Verilog
VL54
RAM的简单实现
2023-06-30
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2023-06-30
答案正确
< 1ms
0K
Verilog
VL50
简易秒表
2023-06-29
答案正确
< 1ms
0K
Verilog
VL42
无占空比要去的奇数分频
2023-06-27
答案正确
< 1ms
0K
Verilog
VL39
自动贩售机2
2023-06-21
答案正确
< 1ms
0K
Verilog
VL38
自动贩售机1
2023-06-21
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2023-06-20
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2023-06-20
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2023-06-20
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2023-06-20
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2023-06-18
答案正确
< 1ms
0K
Verilog
VL26
含有无关项的序列检测
2023-06-16
答案正确
< 1ms
0K
Verilog
VL25
输入序列连续的序列检测
2023-06-16
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-06-08
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2023-06-08
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2023-06-06
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2023-06-06
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-06-05
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2023-06-05
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务