迟缓的我在求职 level
获赞
5
粉丝
0
关注
2
看过 TA
11
西安电子科技大学
2024
数字IC前端设计
IP属地:陕西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
235493
异步复位同步释放
2025-10-12
答案正确
< 1ms
0K
Verilog
235509
脉冲同步器(快到慢)
2025-10-12
答案正确
< 1ms
0K
Verilog
VL41
任意小数分频
2025-10-12
答案正确
< 1ms
0K
Verilog
VL41
任意小数分频
2025-10-12
答案正确
< 1ms
0K
Verilog
VL41
任意小数分频
2025-10-12
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2025-10-12
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2025-10-12
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2025-10-12
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2025-10-12
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2025-10-12
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2025-10-12
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2025-10-12
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2025-10-12
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2025-10-12
答案正确
< 1ms
0K
Verilog
VL55
Johnson Counter
2025-10-12
答案正确
< 1ms
0K
Verilog
VL33
非整数倍数据位宽转换8to12
2025-10-12
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2025-10-12
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2025-10-12
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2025-10-12
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2025-10-12
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务