阿米龍陇 level
获赞
0
粉丝
0
关注
0
看过 TA
8
西安电子科技大学
2025
FPGA工程师
IP属地:陕西
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL27
不重叠序列检测
2024-10-15
答案正确
< 1ms
0K
Verilog
VL56
流水线乘法器
2024-09-21
答案正确
< 1ms
0K
Verilog
VL55
Johnson Counter
2024-09-21
答案正确
< 1ms
0K
Verilog
VL54
RAM的简单实现
2024-09-21
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2024-09-21
答案正确
< 1ms
0K
Verilog
VL51
可置位计数器
2024-09-20
答案正确
< 1ms
0K
Verilog
VL52
加减计数器
2024-09-20
答案正确
< 1ms
0K
Verilog
VL50
简易秒表
2024-09-20
答案正确
< 1ms
0K
Verilog
VL49
脉冲同步电路
2024-09-20
答案正确
< 1ms
0K
Verilog
VL48
多bit MUX同步器
2024-09-19
答案正确
< 1ms
0K
Verilog
VL47
格雷码计数器
2024-09-18
答案正确
< 1ms
0K
Verilog
VL46
同步FIFO
2024-09-18
答案正确
< 1ms
0K
Verilog
VL40
占空比50%的奇数分频
2024-09-13
答案正确
< 1ms
0K
Verilog
VL37
时钟分频(偶数)
2024-09-13
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2024-09-13
答案正确
< 1ms
0K
Verilog
VL34
整数倍数据位宽转换8to16
2024-09-13
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2024-09-12
答案正确
< 1ms
0K
Verilog
VL32
非整数倍数据位宽转换24to128
2024-09-12
答案正确
< 1ms
0K
Verilog
VL31
数据累加输出
2024-09-11
答案正确
< 1ms
0K
Verilog
VL30
数据串转并电路
2024-09-10
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务