开立 硬件工程师 一二面

一面
针对项目
- 该项目硬件设计的目标指标是什么?
- 该项目硬件电路的构成是怎样的?
- PCB设计中有哪些考虑
- DCDC和LDO有哪些差异?
- DCDC和LDO在设计过程中应关注哪些点?

数字电路与接口设计类问题
1. 是否接触过MCU、FPGA这类数字电路相关内容?
2. 低速数字接口(如UART、I2C、SPI)在设计时有哪些关注要点?
3. 是否接触过高速数字接口(如PCI、USB 3.0)?高速与低速数字信号的差异及设计中的独特之处是什么?

AD/DA与时钟电路类问题
1. AD选型和设计的注意事项有哪些?
2. DA选型最关注的几个点是什么?
3. 候选人是否设计过时钟电路?时钟电路有哪些指标?
4. 在AD/DA电路中,对时钟器件和电路设计应关注哪些指标?
5. 是否了解时钟的“相位噪声”和“抖动”相关知识?

二面

结合系统,放大器的指标要求。
自激振荡的原因,以及怎么避免。
怎么处理电路emi的问题
一个产品从立项到给客户交付,需要做哪些工作,怎么计划。
介绍一下你某项目芯片选型的思路。
假如审核环节有同事提出了修改意见,应该怎么处理
ad芯片选型需要考虑什么
#面经# #开立医疗秋招# #硬件#
全部评论

相关推荐

头像 会员标识
11-06 10:26
已编辑
门头沟学院 嵌入式工程师
一面面试官问八股比较多一些,二面问项目更多,也会穿插八股,二面还有现场给出题目要做,三面是主管面,面试官人都很好,一面每次答完问题对或者不对都会给很好的反馈,面试体验整体很棒,现在已入池一面50分钟,二面45分钟,三面35-40分钟下面是一二面(技术面)面经:实习和项目1.设计的Buck电路拓扑结构,防反接(肖特基二极管)和抗浪涌的实现(先后用了TVS和浪涌保护器),用TVS和浪涌保护器对应的钳位到的浪涌电压是多少?2.Buck还测试哪些参数(纹波、动态响应、EMI、效率、过冲、上升沿时间、高温)3.实习DC-DC为什么选型TPS534360、电感选型4.Buck的layout需要注意什么(电容电感和DC-DC芯片靠近放置、输入电容靠近引脚、feedback线远离电容电感和芯片等高EMI区域避免干扰、电源线要粗、回流路径短)5.为什么电容电感和DC-DC芯片靠近放置(保证电源信号顺畅回流路径短,并把高EMI设备放在一起远离信号部分)6.对比buck和ldo(成本、layout难度、效率、应用场景)7.计算:分别给了LDO和buck的应用场景,计算效率和损耗8.UART为什么用DMA+IDLE替代中断接收?9.项目中用的四层板介绍?10.实习做过哪些可靠性(静电、电源跌落、高低温、电源反接、过压供电)11.项目硬件的模块拓扑结构(TP4056充电管理、电池、开关机电路、LDO、MCU和其他传感器)12.MPU6050和stm32通信协议(I2C)、通信速率、示波器抓到起始位和结束位波形13.项目中调试用到的设备(示波器、万用表)14.项目调试(分别介绍了DC-DC实习测浪涌和手表项目打板调试的问题)15.用过哪些仿真软件(multisim走天下)16.实习时候EMC专题学习学了什么(静电、浪涌、阻抗不匹配)17.Verilog HDL实现一个序列检测器,大概写思路(我用状态机模型实现)18.Verilog HDL实现一个串口数据帧,大概写思路(我用状态机模型实现)八股1.CMOS和TTL电平标准对比,两者噪声容限情况,TTL能否驱动CMOS?2.介绍传输线模型3.什么是竞争冒险现象4.ADC的分辨率的意义,10位分辨率对应精度是供电电压的多少分之一?5.PLL组成部分(只记得三部分,有一部分是鉴相器了)6.阻抗匹配(始端匹配、终端匹配)7.layout要注意哪些问题?(3W、圆滑、钝角走线、隔层不要平行走线、数字和模拟隔开、大能量电源线粗回流路径要短)8.手撕:用运放搭建减法器电路9.手撕:画出射极跟随器电路10.手撕:画出buck和boost拓扑结构,并写出Vin和Vout关系11.手撕:求一道运放类电路的Vin和Vout关系(深度负反馈虚短虚断秒了)二面反问:1.海思对新人的培养机制和流程2.如果能入职,需要补充学习什么?3.未来三年海思的发展规划主管面确实忘了问的啥了,只记得自己反问的问题反问:1.海思的工作强度和企业文化2.华为海思工作地点,上海青浦?3.贵公司最看重应届生的哪些素质?
发面经攒人品
点赞 评论 收藏
分享
评论
点赞
8
分享

创作者周榜

更多
牛客网
牛客网在线编程
牛客网题解
牛客企业服务