一面1.讲项目，比如加扰为什么用串行的不用并行的，PAPR为什么不实时计算功率(argue了一下)2.介绍一下成型滤波器和channel filter3.FPGA和AD芯片之间是怎么传输的，是串行的还是并行的，AD9361是怎么配置的4.捕获定时怎么做的5.介绍一下AXI，有几个通道，突发长度有多少我回答INCR是256，其他是16，面试官说再去看看，但是面完后查资料感觉我回答的是对的，感觉可能听错问题了，可能问的是lite，不太清楚了6.同步复位/异步复位优缺点7.怎么解决时序违例8.FPGA怎么低功耗设计从频率和RTL级角度来分析了，面试官说xlinx的板子还可以考虑从策略方面降低功耗，包括小的不用BRAM用DRAM9.FPGA用过什么型号？底层资源有哪些？LUT和寄存器的比例？画出一个FPGA的基本逻辑单元？为什么要加一个MUX？最后一个问题我当时说的是基本单元里的MUX为了选择是否经过RAM，但是面试官反问那么MUX的SEL是怎么控制的呢，没回答出来，后来因为这个时间段已经躺平了，也没有深究了10.FPGA是怎么实现时钟上升沿和时钟下降沿触发的寄存器的？我的回答是IC里是在下降沿触发的寄存器是在clk路径上加个非门啥的，然后面试官肯定了之后说FPGA里并不是这样做的，后来的两个猜想都被面试官否决了，后续也没深究反问：介绍安路科技，FPGA岗位共有IP/PSE/CSE/FAE四个方向，面试官是成都的，问我只考虑上海吗，考不考虑成都啥的总结一开始投的是安路的IC设计岗，然后hr联系问是否愿意转到IC逻辑什么的岗位，然后我拒绝了，说推进二志愿吧，然后等了一个月发现二志愿fpga还是初筛，就去问了一下，得知原来负责fpga的hr看我有三个志愿不知道要不要继续推进了最后面的时候也已经比较迟了，当时类似zeku啥的已经开奖了，个人这儿优先级是比安路要高的，而且也还是更想做IC，就拒绝了二面。