汇川技术-硬件工程师面经-春招已开

华勤技术硬件工程师在线笔试💻刚考完的笔试，来浅浅复盘下考点！这次笔试涉及的知识点还挺广的，从硬件的电源（DCDC和LDO）、放大器，到软件的C++、测试相关（回归测试、语法覆盖），还有编码（格雷码）、PCB走线这些，感觉把嵌入式、硬件、软件的基础都考到了像DCDC电源和LDO的对比，记得DCDC效率更高；放大器的通频带和增益关系，通频带宽窄和增益大小没啥必然联系；还有C++里void的返回值，void就是表示无返回值，是合法的有些知识点平时没太注意，这次笔试算是查漏补缺啦，希望能过呀

base 上海 9.19 40min 全程结合部门业务（服务器）问项目经历的延伸问题。一开始还没自我介绍对面就开了个小玩笑，整场氛围非常不错，双方交流感很强。面试官会很详细并清晰地描述了问题背景，但我的回忆＋文字版可能不大清晰😂。以下问题依旧与个人项目经历强相关，问题本身参考意义不大，但面试官提问的逻辑大家可以参考下：1. 确认base地个人倾向2. 从驱动角度来看（看我近期做总线驱动居多），比如iic设备出现各种通信问题，如何快速定位是哪个层面的问题（我回答的基本是我当时开发过程中debug的整体思路＋例子）3. 以上提到的更像是开发过程中遇到这些问题，如果是开发之后验证过了也交付了，但客户那边就是出现了问题，返回了一个与这个模块有关的奇怪bug，这个bug可能是单次偶发的，如果你作为这个模块的owner，如何定位问题点（先按临场想到的点小说了一下，后感觉没说到点，就请面试官再进一步描述一下）4. 比如说，有没有什么办法去做一些保护现场的动作，你能不能现发挥想到什么具体办法，比如说可以做一些类似快照的方案也好，或者对这种错误上传的机制（刚好在第一段实习中有维护过一个专门做产线中机器日志上传的服务器，延展说了下自己的想法）5. 当用户态已经感知到内核模块异常，现在想让内核把异常时刻的整个上下文状态做大部分的保存，从以上用户态到内核态的通知你有什么方案6. iic是否支持多主多从，多主时，如何确保通信稳定正确（iic的仲裁机制）7. 当iic总线上出现两个地址重复的从设备会是什么场景会出问题吗8. 开问另一段实习：CI/CD架构相关内容并根据回答追问（具体问题不大记得了）开问一段竞赛经历：9. 用qemu做了什么10. 你认为qemu在嵌入式工程师工作中真正的帮助之处在？11. 在定制化qemu方面，比如说用qemu模拟具体硬件环境后，在一个bus上增加一个设备，仅在模拟环境中验证对应模块能否正常run起来，这个是可以实现的吗？12. 在系统启动时，是在哪个阶段加载dts，对dtb了解吗13. 反问：根据一面反问的介绍，进一步问部门技术点问后续流程：按基本规划，二面就是终面，但等十月都面完后如果hc不够用的话也有可能会有三面

8.21  投递9.1   笔试9.15  一面base：杭州自我介绍之后1. FPGA的选择2. FPGA的外围配置以及上电处理如何考虑3.讲述项目中主要的控制环节4.共射，共集，共基电路5.三极管工作状态6.Bode图，运放一般相位裕度考虑多少7.运放选型考虑什么8.电源模块如何考虑9.PCB 如何考虑的10.DCDC电源的工作原理11.前端放大电路放大的增