中茵微数字ic设计

整体面试还是不错的，但是没后续了，不知道是哪里出了问题1.考虑设计吗，为什么选择验证方向?2.项目做过跨时钟域吗？3.对于异步复位同步释放有什么了解？4.数据通路有哪些跨时钟域方法？5.在验证中用到过哪些同步方法吗?6.使用过linux环境吗?7.介绍下TFFT（项目提到的）。8.学过sv吗，怎么看待sv和uvm的关系？9.验证需要输出哪些文档？10.怎么保证验证的完备?11.在验证项目中，覆盖率需要达到什么要求?

发一下问题给大家参考，攒攒人品！1. 项目拷打2. 你这个AXI bridge的IP用的是什么样的验证方式？是用的VIP还是自己搭的UVC？3. 能简单介绍一下你整个环境搭建的流程吗？4. 你的VIP是通过什么样的方式集成到环境里的？集成的步骤是怎样的？你做了哪些配置？比如从最顶层到下面做了哪些配置？5. 你是通过什么样的方式把这些IO传到你的环境里的？6. 那你config的具体用法是怎样的？（追问了具体语法和参数含义）7. 你的这个模块主要做了哪些？主要拆分了哪些功能测试点？8. 以outstanding为例，你是如何构造这个case去验证它的outstanding功能？9. 你配置了哪些参数？可以具体描述一下吗？10. 这个outstanding depth是在哪里配置的？11. 它的读写通道的outstanding是一起配置的还是单独配置的？12. 你怎么确定你配置的outstanding depth是有效的？通过波形怎么看？13. 一笔burst返回是通过什么信号去判断的？写数据通道1个burst的最后一个beat，wvalid和wready会握手成功，wlast会拉高，写burst结束是bvalid和bready握手成功，读burst结束是rvalid和rready握手成功并且rlast拉高。14. 描述一下你刚刚那个回答（关于判断outstanding depth）。15. 在这个协议中，我们有严格的要求valid和ready有个先后关系吗？16. 回到这个环境的本身，你的sequence中的数据是通过什么，就是和driver之间的一个握手的逻辑，能简单描述一下吗？

节后要毁约签三方了，决赛圈长江存储数字电路，小米玄戒ISP长江存储：base北京，28*14.4+签字费+加班费，数字电路设计。优点是待遇高，稳定，存储行情好，但rtl和定制化55开，可能不好跳槽。小米玄戒：base西安，22*15，芯片工程师。优点是技术通用，好跳槽，但相比强度待遇比较性价比，另外会觉得有点浪费双九学历（？）。

发面经攒攒人品一、AXI总线1.为什么写有三个通道、读有两个通道？2.什么是outstanding？怎么验证？3.什么时候会出现反压（backpressure）？4.上游64B、下游32B，如何验证传输正确？5.补充子问题：burst length = 5，第一笔不对齐，下游要传几笔？6.对端没有初始化会出现什么问题？7.如何识别乱序传输（out-of-order）？8.介绍wstrb信号的作用。二、PCIe1.PCIe有几层协议？2.补充答案提示：事务层/链路层/物理层。3.每一层分别如何验证？4.事务层：四种请求类型，non-post与post的区别？5.链路层：重传机制介绍。6.物理层：包括PCS、PMA、SerDes。7.Gen4的编码方式：128b/130b。8.链路训练的各个状态（LTSSM）。三、RISC处理器验证1.指令正确性如何验证？2.C-model如何建模？3.如何评估处理器性能？四、手撕SystemVerilog要求：每个元素在100-1000之间100-500的权重高于501-1000覆盖array[0]里200、300、500、800这几个值五、UVM机制1.Sequence - Monitor传参方式2.通过transaction（seq_item）3.通过UVM config_db4.通过TLM通信机制5.Factory机制6.支持组件或对象的动态替换与创建（uvm_object_utils / uvm_component_utils）。