发一下问题给大家参考，攒攒人品！1. 项目拷打2. 你这个AXI bridge的IP用的是什么样的验证方式？是用的VIP还是自己搭的UVC？3. 能简单介绍一下你整个环境搭建的流程吗？4. 你的VIP是通过什么样的方式集成到环境里的？集成的步骤是怎样的？你做了哪些配置？比如从最顶层到下面做了哪些配置？5. 你是通过什么样的方式把这些IO传到你的环境里的？6. 那你config的具体用法是怎样的？（追问了具体语法和参数含义）7. 你的这个模块主要做了哪些？主要拆分了哪些功能测试点？8. 以outstanding为例，你是如何构造这个case去验证它的outstanding功能？9. 你配置了哪些参数？可以具体描述一下吗？10. 这个outstanding depth是在哪里配置的？11. 它的读写通道的outstanding是一起配置的还是单独配置的？12. 你怎么确定你配置的outstanding depth是有效的？通过波形怎么看？13. 一笔burst返回是通过什么信号去判断的？写数据通道1个burst的最后一个beat，wvalid和wready会握手成功，wlast会拉高，写burst结束是bvalid和bready握手成功，读burst结束是rvalid和rready握手成功并且rlast拉高。14. 描述一下你刚刚那个回答（关于判断outstanding depth）。15. 在这个协议中，我们有严格的要求valid和ready有个先后关系吗？16. 回到这个环境的本身，你的sequence中的数据是通过什么，就是和driver之间的一个握手的逻辑，能简单描述一下吗？

五十分钟 1、了不了解汇顶？聊了会主要业务以及华为为什么不用超声波屏下。2、没有实习就没问项目，直接问知识点：sequence怎么启动？seq.start(sqr)和config_db传default_sequence，哪个先？makefile命令？vcs系列命令？timescale两个参数？set和write配置寄存器的区别？三种fork？两个config_db::set以哪个为准？如果四个参数一样，一定一样吗？随机的方法、命令？怎么约束一个数组/队列中元素各不相同？3、多次提及会不会python、c

1. 关于验证的完备性；2. 设计的流程，怎么把rtl一步一步到流片的；3. ppa优化；4. 如果一个设计达不到时序要求，怎么提升？5. 解释一下setup和hold的具体概念；6. 对大规模soc验证的认识，你觉得你当前经历欠缺的地方；7. 剩下一年的学习计划；8. 对地平线的了解有多少？秋招offer选择怎么考虑的？反问：1. 业务方向2. 团队规模3. 后续流程

联想逻辑一面分到验证岗1.问用过sv和UVM吗2.sv语法：队列和动态数组3.问了几种fork join的流程类型4.问项目，问怎么做的根据项目问AHB的信号，问AXI的信号，问乱序交织outstanding,经典八股，问项目里用了吗，咋用的5.FIFO的反压6.项目里算法部分怎么做的好几个没答上来，也没给反问的机会。

二面：技术面项目里数字电路的规模 instance数量和面积fpga综合和asic综合的区别？用格雷码减少了发生亚稳态的概率吗？问项目很深反问 三面 主管面聊天 了解性格 面试官认为性格很重要自己认为自己是什么性格  别人眼里的自己三面完显示共享中了心碎太平洋💔可能觉得我性格不合适他们团队吧

岗位主要是做综合的 部门比较小（5人）一面问项目里综合怎么做的什么是亚稳态？采样到亚稳态，输出是什么状态？亚稳态能百分百解决吗？什么是setup hold vio？有没有遇到？怎么解决？setup hold二选一？为什么？综合具体命令综合用哪个corner？为什么？后仿用哪个？为什么？大概面了一小时最后反问

岗位:SOC前端设计面试一个小时，但这次感觉好多了，面试官虽然严肃但没什么压迫感。先问了四十分钟的项目，感觉对实习的东西比较感兴趣。然后问了二十分钟的八股，问了一些总线方面的，比如AXI和AHB的不同，然后还有异步设计的问题，但没有具体问，我就按照我了解的发挥了。最后问了跨时钟域同步的问题，单比特怎么同步，多比特怎么同步。感觉对于这种长面适应了，无论结果如何都是很好的锻炼。#数字ic秋招

形式：视频面试 时长：30 分钟 面试流程： 1. 自我介绍 2. 了解不了解DRAM 3. DRAM和SRAM的区别 4. 介绍实习LSU项目 5. 介绍压缩指令设计 6. 反问了岗位相关情况 面完当天显示录用评估中，不过是第一阶段 之前因为时间不合适拒绝了一次面试，感觉已经是最晚一批了吧，似乎已经有人开出来了，不知道之后能不能泡出来，还有没有面试的小伙伴不