腾讯IC验证二面（实习版）

攒攒人品！有面试过同岗的朋友欢迎评论区交流1.项目拷打2. 你有做过 System Verilog、Verilog 相关的动手编程练习吗？3. 动态数组和哈希数组是什么差异？4. 什么时候用哈希搜索，什么时候用动态搜索？5. virtual interface 和普通的 interface 有什么差异？没有 virtual interface 是否无法实现相关功能？6. System Verilog 中 旗语 是什么意思？一般用在什么场景？7. UVM 中 virtual sequence 和普通的 sequence 有什么差异？为什么叫 virtual sequence？8. UVM 的启动接口是什么？在 TB 中调用 run_test 后，如何触发整个 UVM 平台执行？9. run_test 在哪个 phase 里面开始执行？UVM 的 phase 分为哪些子 phase，又可分为哪几组？10. EDA 工具 VCS 是通过什么途径获取的？有使用它跑过仿真、查看过波形吗？11. AXI 协议中，如何保障多主机访问之间的 order（顺序）？12. AXI 协议中，乱序接收的适用场景和不适用场景分别是什么？13. AXI 协议中关于 order（顺序）是怎么规定的？

发一下问题给大家参考，攒攒人品！1. 项目拷打2. 你这个AXI bridge的IP用的是什么样的验证方式？是用的VIP还是自己搭的UVC？3. 能简单介绍一下你整个环境搭建的流程吗？4. 你的VIP是通过什么样的方式集成到环境里的？集成的步骤是怎样的？你做了哪些配置？比如从最顶层到下面做了哪些配置？5. 你是通过什么样的方式把这些IO传到你的环境里的？6. 那你config的具体用法是怎样的？（追问了具体语法和参数含义）7. 你的这个模块主要做了哪些？主要拆分了哪些功能测试点？8. 以outstanding为例，你是如何构造这个case去验证它的outstanding功能？9. 你配置了哪些参数？可以具体描述一下吗？10. 这个outstanding depth是在哪里配置的？11. 它的读写通道的outstanding是一起配置的还是单独配置的？12. 你怎么确定你配置的outstanding depth是有效的？通过波形怎么看？13. 一笔burst返回是通过什么信号去判断的？写数据通道1个burst的最后一个beat，wvalid和wready会握手成功，wlast会拉高，写burst结束是bvalid和bready握手成功，读burst结束是rvalid和rready握手成功并且rlast拉高。14. 描述一下你刚刚那个回答（关于判断outstanding depth）。15. 在这个协议中，我们有严格的要求valid和ready有个先后关系吗？16. 回到这个环境的本身，你的sequence中的数据是通过什么，就是和driver之间的一个握手的逻辑，能简单描述一下吗？

1.错误信号是如何进行验证的2.32bit地址对齐为什么要低两位为03.状态机用到了哪些4.介绍一下SPI的双通道和四通道5.讲一下项目的结构6.句柄跟指针有什么区别7.讲一下phase机制，build_pahse为什么要自顶向下，connect_pashe为什么自底向上8.sequence、 virtual sequence、 seguencer、virtualsequencer有什么区别与联系9.场景题:怎么在100份简历中最快找到没有问题的那一份

给我面没招了，感觉自己好菜、面试很难，还是要多多练习，感觉自己说不明白业务逻辑1.项目拷打2. 动态数组和哈希数组是什么差异？3. 什么时候用哈希搜索，什么时候用动态搜索？4. virtual interface和普通的interface有什么差异？没有virtual interface是否无法实现相关功能？5. System Verilog中旗语是什么意思？一般用在什么场景？6. UVM中 virtual sequence和普通的sequence有什么差异？为什么叫virtual sequence？7. UVM的启动接口是什么？在TB中调用run_test后，如何触发整个UVM平台执行？8. run_test在哪个phase里面开始执行？UVM的phase分为哪些子phase，又可分为哪几组？9. EDA工具VCS是通过什么途径获取的？有使用它跑过仿真、查看过波形吗？10. AXI协议中，如何保障多主机访问之间的一致性？11. AXI协议中，乱序接收的适用场景和不适用场景分别是什么？12. AXI协议中关于order（顺序）是怎么规定的？13. AXI协议中，什么是outstanding transaction？它对系统性能有什么影响？