科大讯飞暑期嵌入式

最近整理了一份芯海嵌入式一面面经，整体风格比较典型，面试时间比较长，而且问得比较细，重点还是围绕 FreeRTOS、任务调度、MCU基础、通信接口、项目理解 这些内容展开。面试题目很看重你对 原理的理解、项目里的实际使用、以及能不能把底层逻辑讲清楚。MCU 上电之后，程序从复位到进入 main 之前，通常会经历哪些步骤？启动文件 startup.s 一般做了什么？中断向量表的作用是什么？Bootloader 和 Application 的边界一般怎么划分？跳转执行时要注意哪些问题？map 文件主要看什么？如何通过 map 文件判断 RAM 和 Flash 的占用情况？.text、.data、....

我是独立硬件工程师，专注FPGA/Verilog RTL设计与仿真验证。可承接范围：BiSS-C / SPI / AXI等协议RTL实现EDA仿真验证（Icarus Verilog / ModelSim）时序分析、波形报告输出ZYNQ平台逻辑设计已完成项目：BiSS-C 2000Hz编码器解析，500us精准采集，仿真验证通过。远程交付，有GitHub案例可查看。接单请私信。本人是一名深耕集成电路架构与验证的独立研究员，专注于3D堆叠硬件安全架构及物理层逻辑锁定技术。精通 Verilog HDL 语言，拥有丰富的 RTL 级电路设计、功能仿真及验证经验。熟练使用 Icarus Verilog 12.0 与 EDA Playground 等主流工具进行全流程验证，曾实现多层堆叠结构下逻辑锁 100% 的测试用例通过率。项目名称：FanChaKou（反插口）芯片设计功能仿真验证突破​该项目是我近期独立完成的“0到1”技术里程碑。项目核心在于构建一套高可靠性的硬件安全逻辑锁定机制，通过三层堆叠架构实现物理层的权限控制。在实施过程中，我独立完成了全套 RTL 代码编写与功能仿真，利用 Icarus Verilog 成功通过了 35 个关键测试用例。该项目不仅论证了物理逻辑锁在 3D 芯片中的可行性，其架构标准已在 GitHub 维护并具备极高的商业投资与技术落地价值。

🕐面试时间：45min💻面试岗位：后台开发❓面试问题：拷打实习为什么不继续在那家公司继续干了（全力备战秋招）拷打项目（rag可不可以搞成多标签处理，怎么实现，上传知识库的流程可不可以简化一下，方便非技术人员操作，react是怎么实现的，哪些是循环，循环过程是怎样）你用cursor开发过项目，平常是怎么开发的String s = new String("abc")会创建几个对象java的泛型擦除是什么（这个第一次听说）实习时间安排，如果装正了能实习到多久，如果不考虑秋招能实习到多久（不考虑秋招？？）算法题 将类似aaabbcc的字符串转成a3b2c2，很简单，可以在本地i...

嵌软，除了一个华为的机考还在准备外（难度有点大，不抱太大希望），其他大部分都无下文，boss大部分已读不回（影石/海康没过初筛）求大家能狠狠拷打简历，越狠越好