26届暑期实习数字ic投递记录

       忙完人生中第一次暑期实习投递工作，打算浅浅的记录一下自己实习投递情况。本人投递大致从3月初开始投递简历，到最近前几周投递完最后一份简历后打算结束此次实习投递。一共是21家公司（有些公司没有相应的数字岗就投递的fpga岗），基本情况是2家开出offer，1家泡池子，2家由于最近才投递处于简历筛选中，2家开始走面试流程，14家被挂（唉，确实很惨）。
      先补充一下个人背景：非科班自学选手，本硕双9（均来自成都，大概率大家也猜到是哪），于去年开始学习相关数字ic的知识。接下来就直接开始回顾被这些公司“拷打”的历程吧（为了不必要的麻烦，公司名称用字母代替）：
一、HS
📚笔试：
1、时间：4月9日。第二天收到性格测试邮件。
2、回顾：该公司的基本笔试流程呢也算是比较公开透明的，40道选择题（30道单选，10道多选，满分100分）。需要着重看verilog相关语法基础，也要了解一些system verilog的知识（大多做设计的可能都没注意这个问题），除此之外一些经典的与数字电路相关的知识如：CPU、RAM这些也要有了解，毕竟考察范围很广。
相关的性格测试，建议看一些相关攻略后才开始进行。
👨‍💻面试：
1、时间：4月29日。在面试前几天收到接口人以及相应的工作人员电话询问29日是否有空参加线下的面试。
2、 技术面试：回顾笔试题目（建议大家在做笔试时候也要稍微对自己做过的题目有印象），当时面试官比较“亲民”直接将我的笔试试卷打开在电脑上询问我是怎么做的，最后问了一道他自认为自己做不对的但我回答正确的题目，我回答完毕后就结束了这个环节；项目询问，面试官先是对最近的项目进行询问，讲解清楚后便对细节处进行考察（当时被找出来了设计上的缺陷，但面试官并不严肃，甚至还有说有笑），之后又对第二个项目进行询问讲解结束后，面试官觉得表达还是比较清晰（感觉面试官对于学生的表达能力也比较的看重，平时便可以对照项目多多进行表达）便结束第二个环节；手撕代码，我在面试前便已经将相关的常见的手撕代码题目练过手了。当时运气也很不错，面试官可能介于之前的轻松交流，直接将手撕代码的题目全给我，让我自己选做，我选择了一个很常见的经典verilog（红绿灯状态机）。面试完已经12点了，通知说二面主管面在下午了。
3、主管面：听之前师兄说以前都是聊天为主，但一进去就被问课题（由于做的课题与岗位相关性不高，后面又加问项目），主管针对你做的项目问题会对一个点一直问下去，直到问道我回答不上来（比如说：异步FIFO中使用格雷码的原因，那这样的深度是什么，如果不是2的n次方又该用什么编码？以及为什么会有建立时间和保持时间？），确实是汗都要吓出来了，但表面也要稳住。问了大概有30min的项目和八股后终于开始聊非技术性问题。面完出去，跟我一起去面试的同门说我基本面了40多分钟。
4、oc：结束主管面后的第25h，官网查询通过二面，进入池子。心里也放松下来，连忙打车回家过五一了。
5、经过漫长的等待，终于在6月11日等到了华子的offer。果然池子泡了一个多月，但已经在之后要写的某家公司开始实习了。打算实习到7月中旬再转战HS。
二、HKWS
这个公司的投递我是算在被挂的情况下（投递很久了，流程一直是筛选中，根本没有面试通知）。基于上述情况呢，暑期实习就只有笔试部分的相关。这家公司在24年12月也参加了日常实习生的面试，只进行了面试环节。
📚笔试：（秋招适用（但是如果没过的话，秋招也失去机会了）
1、时间：3月19日、4月1日
2、攻略：3月19日发送在线测评，属于是类似于行测一样的考试，做题之前建议进行行测练习后再做。4月1日做相应笔试，投递为数字前端，故试题选择上面分为设计和验证。我做的是设计，大致考察了verilog的基础语法以及一道较为简单的verilog题目——将脉冲信号转为高电平信号。除此之外，还有同学做了设计时序修正单元，要求这个单元插入后，原总线的数据通路的master和slave之间没有时序问题。
👨‍💻面试：（面试仅有日常实习的面试，暑期实习没有开出来）
1、时间：24年12月5日、24年12月20日（第一场为验证部门的，第二场为设计部门的，hr面问的问题很常规就没有记录）
2、验证面：问了相应的简历上的项目，但是感觉对方并不是真的明白了项目，只是进行了一些设计过程中是否遇到什么困难，以及是怎么去解决他的，这种类似于hr的问题，最后提出是怎么去验证正确性（当时只是知道验证中有代码覆盖率、功能覆盖率等相关概念，感觉蒙混过去）最后是在接近一周的时间告知通过并且进入hr面，最终通过后问清楚验证是FPGA上板原型验证，并且需要实习满很久才有可能接触到UVM，介于以上原因拒绝了该offer。
3、设计技术面：一如既往的问简历上相应的项目，对NoC的传输提出问题，但感觉他并没有将NoC视为一种新的传输协议，还问我master和slave的问题。之后在八股上出现问题，问了一些关于AXI的基础问题（当时对AXI协议不熟悉，并没有回答上来）：AXI协议有哪些通道？读地址通道有哪些接口？读数据通道呢？之后还问了关于FPGA相关上板调试的问题，当时就感觉不会又是原型验证吧，结果最后还问我接不接受做原型验证，这是真的没绷住，这公司啥岗位都是原型验证吗？最后不出意外的挂了。
三、ZJTD、TX
两个公司开始招聘的时间都是很早的，大概是在3月7日就投递了。这两个互联网厂居然有芯片岗确实很意外，全部都是投递的设计岗，TX是做了测评后便再也没有消息了，ZJTD上海岗通过的简历筛选，但是在后续流程中给我调岗到后端，并且hr电话咨询是否接受，拒绝后也再也没有消息。
——————————————————————————————————————————————————
其他公司的情况之后再更新吧 #数字IC实习生#  #华为实习#  #寒武纪实习#  #数字ic前端实习#  #26暑期实习#