二面全程50分钟，对着简历问项目，也有八股，还是跨时钟域，脉冲同步，由于主包简历里写了做过综合写过sdc，就问了一个tcl命令。写两道题，第一道就是dc timing report里面截了一张图，分析这条路径的setup hold，频率啥啥的。第二道是手撕i2c，额主包和面试官直接说我知道i2c的特性，blablabla，但是具体记不太清楚了撕不出来，给我换一道。面试官也是很有礼貌的给我换了道同步fifo，然后做出来了（在纸上写）。因为主包还做过fpga项目，又问了fpga里面的资源有什么。面试官人很好，很有礼貌。

8.2     投递8.27   笔试8.30   一面1.详细说明一下从拿到项目指标开始是怎么做的(后面的问题全是从我说的开始引申的2.你的系统是采集还是控制的问题，和别人的差距在哪里，如何改变的3.为什么 ASIC 会比分离元件好4.为什么用 FPGA 不用 MCU，FPGA功耗不是很大嘛，延时越小越好嘛5.你怎么确定 FPGA 内存越大，产热越大，温度大影响性能的6.为什么不用温度传感器实时检测系统温度7.FPGA 内存用了多少8.FPGA 选型

聊项目主包全是FPGA项目，面试官突然不知道问啥了。先问了会毕设题目之类的。然后开始上八股流水线设计经典跨时钟处理，异步FIFO设计异步FIFO需要哪些约束功耗组成，优化方法然后开始上强度反相器的内部组成pmos,nmos位置能不能反过来那有没有同相器呢？为什么呢？buffer一般的作用，buffer的组成多电压域时，需要再电压域之间插入什么cell为什么要插，不插会怎么还有几个类似的问题，猪脑过载，不记得了拷打时序约束，搭配实际场景来问复位的约束有哪些异步复位有什么问题，怎么解决反问 。主包被自己菜到了，尤其是同相器，多电压域那块只会答一个电平转换器，感觉面试官一直在教我。凉凉，感谢面试官不...

技术面，1h左右，1v2 自我介绍 基本信息了解奖学金情况，是否有国奖，有无与专业强相关论文，专利情况，竞赛情况 项目项目细节没咋问，问了一些频点，时序相关的问题 其他（类似综合面相关问题）项目或竞赛中的合作经历，如何短时间内学习新东西，如何应对项目压力，如何看待加班，有哪些兴趣爱好 最后反问环节，问了下中兴通讯和中兴微电子流程上是否有关联，面试官表示是相互独立的；还问了一下觉得我哪些方面需要学习，面试官表示IC相关知识比较缺乏，建议找个实习强化一下 所以只有FPGA经验+不放实习+无流片经历人士，还有希望找到ic工作嘛，求一个破局之法