双985+军科院硕简历被拒？简历优化复盘（必存干货）

第10期的简历优化实战案例是西安电子科技大学+国防科支大学+中国人民解放军军事科学院硕士背景的同学

求职岗位：数字IC前端设计

一起看坑点和如何避坑💡：

🔥原简历

⏳优化后简历

🚫 结构踩坑

1.冗余教育背景课程在技术面试中都是冗余信息,移除

2.冗余专业技能"技能特长"是技术简历的第一大坑❌。最佳实践是在项目中展示,详见我另一篇笔记,移除

3.冗余自我评价技术简历的第二大坑。主观评价无意义❌,移除

4.论文结合科研：科研项目中产出的论文不需要单独列出❌,要作为项目成果去输出

⚡️ 排版设计踩坑

1.时间排序错误：因为中文从左往右阅读,所以时间要写在右侧,左侧给优先级高的学校、项目

📊 专业度描述踩坑

"面向智能计算的低精度浮点单元设计"项目中原句"FPU实现:使月用Verilog语言...低精度格式运算":

1.缺乏量化指标：没有描述FPU实现带来的频率、功耗或其他核心指标,无法反映价值。

2.缺乏任务概括任务简要概括不够明确,"FPU实现"是名词无法精准表达主要工作。

🌟下面实战:

例子:

原文:"FPU实现:使用Verilog语言...低精度格式运算"

思路:

1.罗列涉及到的技术栈和技术细节,除了Verilog之外,还使用了什么设计细节;

2.明确FPU设计指标包括:多少个模块,频率、功耗信息等;

3.用动宾结构短语概述任务

改进:

实现可变指数FPU硬件设计:使用Verilog语言,对低精度FPU进行RTL级设计。FPU采用五级流水线结

构,包括预处理、译码、乘法、加法、后处理(规格化、随机舍入、异常处理)模块。输入输出操作数遵循

IEEE754标准浮点格式,内部支持定制的8bit低精度格式运算;在vivado上仿真,FPU频率可达110MHz,功

耗为0.604W

🚀结语：

简历优化如同芯片设计，每一次迭代不是为了证明完美，而是为了无限逼近那个在流片前夜依然颤抖着改进时序约束的自己

关注我,下期继续分享更多实战案例,加油!