题解 | #信号顺序调整#
信号顺序调整
https://www.nowcoder.com/practice/3f6db9ded7ca4de7981c0a826e924563
`timescale 1ns/1ns
module top_module(input[15:0]in,
output[15:0]out
);
wire [3:0]a,b,c,d;
assign{a,b,c,d}=in[15:0];
assign{out[15:0]}={d,c,b,a};
endmodule
2023-09-19 16:27 广东工业大学 FPGA工程师
关注
全部评论
相关推荐
06-12 17:11
湖南师范大学 算法工程师 点赞 评论 收藏
分享
查看19道真题和解析 07-22 17:54
青岛理工大学 机械工程师 
速腾聚创二面26人在聊 点赞 评论 收藏
分享