`timescale 1ns/1ns module top_module ( input a, input b, input c, input d, output e, output f ); assign x=a&b; assign y=c|d; assign f=(~x&y)+(~y&x); assign e =!f; endmodule